用于信号线缓冲器定时控制的设备和方法与流程

本申请总体上涉及半导体装置。

背景技术：

1、电子存储器在许多电子系统中用于存储信息，例如在如移动电话、平板计算机、计算机、服务器等电子系统以及包含处理器或需要存储信息的电子系统中。存储器可以通过如写入命令和读取命令等存储器命令来控制，所述存储器命令由存储器通过命令总线接收。要存储的信息可以使用写入命令写入存储器的存储器单元阵列并且在稍后的时间通过使用读取命令从存储器的存储器单元阵列读取信息来取得。

2、可以通过贯穿阵列延伸的多条信号线向存储器单元阵列提供信息并且从存储器单元阵列提供信息。信号线可以耦接到在信号线之上驱动信号(例如，数据信号)的缓冲器电路。为了维持正被写入存储器单元阵列或从存储器单元阵列读取的数据的完整性，应准确地控制缓冲器电路的激活和去激活，以避免无意地驱动可以从一种数据状态转换到另一种数据状态的不稳定数据信号。

技术实现思路

1、在一方面，本申请提供了一种设备，所述设备包括：多条信号线，所述多条信号线包含第一控制线和第二控制线并且进一步包含数据线；第一信号线缓冲器，所述第一信号线缓冲器包含耦接到所述多条信号线的第一驱动器电路，所述第一驱动器电路被配置成在所述数据线上驱动相应数据信号并且分别在所述第一控制线和所述第二控制线上驱动第一控制信号和第二控制信号；以及第二信号线缓冲器，所述第二信号线缓冲器包含耦接到所述多条信号线的第二驱动器电路，所述第二驱动器电路被配置成被激活以接收所述数据信号，其中所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器，并且其中所述第二驱动器电路响应于作用第一控制信号和作用第二控制信号中的较晚控制信号而被激活并且响应于非作用第一控制信号和非作用第二控制信号中的较早控制信号而被去激活。

2、在另一方面，本申请提供了一种设备，所述设备包括：多条数据线，每条数据线被配置成提供相应数据信号；第一控制线和第二控制线，所述第一控制线和所述第二控制线被配置成分别提供第一控制信号和第二控制信号，所述第一控制线具有与所述第二控制线不同的传播延迟；第一驱动器电路，所述第一驱动器电路耦接到所述多条数据线以及所述第一控制线和所述第二控制线，所述第一驱动器电路被配置成驱动相应数据信号或相应控制信号；第二驱动器电路，所述第二驱动器电路耦接到所述多条数据线以及所述第一控制线和所述第二控制线，所述第二驱动器电路当由作用驱动器激活信号激活时被激活以接收所述相应数据信号，所述作用驱动器激活信号具有基于作用和非作用的第一控制信号和第二控制信号的定时的定时，其中由于所述第一控制线和所述第二控制线的不同传播延迟，所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器。

3、在另一方面，本申请提供了一种方法，所述方法包括：在相应控制线之上同时驱动第一控制信号和第二控制信号；在多条数据线中的相应数据线之上同时驱动多个数据信号中的每个数据信号；以及响应于作用第一控制信号和作用第二控制信号中的较晚控制信号来接收所述多个数据信号并且响应于非作用第一控制信号和非作用第二控制信号中的较早控制信号来停止接收和驱动所述多个数据信号。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中所述第一控制线提供具有与由所述第二控制线提供的所述第二控制信号不同的延迟的所述第一控制信号。

3.根据权利要求1所述的设备，其中所述第一数据线提供具有与由所述第二数据线提供的数据不同的延迟的数据。

4.根据权利要求1所述的设备，其中所述第一控制线具有与所述第二控制线不同的长度。

5.根据权利要求1所述的设备，其中所述第一控制线具有等于或大于所述第一数据线的长度的长度，且所述第二控制线具有等于或短于所述第二数据线的长度的长度。

6.根据权利要求1所述的设备，其中所述第二驱动器电路经配置以响应于作用第一控制信号和作用第二控制信号中的较晚者而被激活并且响应于非作用第一控制信号和非作用第二控制信号中的较早者而被去激活。

7.根据权利要求6所述的设备，其进一步包括经配置以接收所述第一控制信号和所述第二控制信号并且向所述第二驱动器电路提供驱动器激活信号的驱动器控制逻辑，所述驱动器控制逻辑进一步经配置以提供作用驱动器激活信号以使用基于作用和非作用第一控制信号和第二控制信号的定时的定时来激活所述第二驱动器电路。

8.一种设备，其包括：

9.根据权利要求8所述的设备，其中所述第一控制线经配置以具有比所述第二控制线更长传播延迟，且具有传播延迟。

10.根据权利要求8所述的设备，其中所述第一控制线经配置以具有大于所述第二控制线的长度。

11.根据权利要求8所述的设备，其中所述第一控制线经配置以提供具有比由所述第二控制线提供的所述第二控制信号的延迟更大的延迟的所述第一控制信号。

12.根据权利要求8所述的设备，其中所述第一控制线经配置以提供具有不小于由所述第一数据线提供的数据的延迟的延迟的所述第一控制信号。

13.根据权利要求8所述的设备，其中所述第二控制线经配置以提供具有不大于由所述第二数据线提供的数据的延迟的延迟的所述第二控制信号。

14.根据权利要求8所述的设备，其进一步包括耦合到所述第一控制线和所述第二控制线的驱动器控制逻辑，且所述驱动器控制逻辑经配置以响应于作用第一控制信号和作用第二控制信号中的较晚者而激活所述第二驱动器电路并且响应于非作用第一控制信号和非作用第二控制信号中的较早者而去激活所述第二驱动器电路。

15.一种方法，其包括：

16.根据权利要求15所述的方法，其中所述驱动器电路经配置以响应于非作用第一控制信号和非作用第二控制信号中的较早者被去激活以不接收所述多个数据信号。

17.根据权利要求15所述的方法，其中所述驱动器电路经配置以响应于作用第一控制信号和作用第二控制信号中的较晚者而被激活以接收所述多个数据信号。

18.根据权利要求15所述的方法，其进一步包括与其它驱动器电路同时提供所述第一控制信号和所述第二控制信号以及所述多个数据信号。

19.根据权利要求18所述的方法，其中提供所述第一控制信号包括在第一相应控制线上提供所述第一控制信号，且提供所述多个数据信号中的所述第一数据信号包括在所述多个数据线中的具有比所述第一相应控制线的传播延迟更小的传播延迟的第一数据线上提供所述第一数据信号。

20.根据权利要求18所述的方法，其中提供所述第一控制信号包括在第一相应控制线上提供所述第一控制信号，且提供所述多个数据信号中的所述第一数据信号包括在所述多个数据线中的具有比所述第一相应控制线的阻抗更低的阻抗的第一数据线上提供所述第一数据信号。

技术总结公开了用于信号线缓冲器定时控制的设备和方法。一种示例设备包含多条信号线并且进一步包含第一信号线缓冲器和第二信号线缓冲器，所述多条信号线包含第一控制线和第二控制线并且进一步包含数据线。所述第一信号线缓冲器包含第一驱动器电路，所述第一驱动器电路被配置成在所述数据线上驱动相应数据信号并且分别在所述第一控制线和所述第二控制线上驱动第一控制信号和第二控制信号。所述第二信号线缓冲器包含第二驱动器电路，所述第二驱动器电路被配置成被激活以接收所述数据信号。所述第一控制信号和所述第二控制信号在不同时间到达所述第二信号线缓冲器。技术研发人员：藤城圭介,持田义史受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/6/2