可执行存储器内运算的存储器装置的制作方法

本发明是有关于存储器装置，特别是有关于一种可执行存储器内运算的存储器装置。

背景技术：

1、传统的电脑装置通常使用冯纽曼(von neumann)架构以在中央处理器及存储器装置之间进行数据传输。然而，当中央处理器及存储器装置之间的数据传输量需求极大时，往往在中央处理器及存储器装置之间会产生数据传输的瓶颈，此即称为冯纽曼瓶颈。因此，需要一种可执行存储器内运算的存储器装置以解决上述问题。

技术实现思路

1、本发明是提供一种可执行存储器内运算的存储器装置，包括：一存储器单元阵列，包括以二维阵列方式排列的多个存储器单元，其中该存储器单元阵列中的每一列上的所述多个存储器单元是连接至相应的字线，且该存储器单元阵列中的每一行上的所述多个存储器单元是连接至相应的位线；一感测放大器，用以检测已开启的该位线及相应于该位线的反向位线上的电压位准，一电压控制电路，用以依据来自一存储器控制器的控制信号以选择提供至该感测放大器的检测电压；以及一字线解码电路，用以依据该控制信号以开启所述多个字线中的第一字线及第二字线。

2、本发明的存储器单元阵列可具有较大的信号范围，并对于半导体工艺变异可具有较大的容忍度。

技术特征：

1.一种可执行存储器内运算的存储器装置，其特征在于，包括：

2.如权利要求1所述的可执行存储器内运算的存储器装置，其特征在于，该电压控制电路是依据来自该存储器控制器的该控制信号，选择一第一电压、一第二电压或一第三电压以作为提供至该感测放大器的该检测电压。

3.如权利要求2所述的可执行存储器内运算的存储器装置，其特征在于，该第三电压大于第一电压，且该第一电压大于第二电压。

4.如权利要求2所述的可执行存储器内运算的存储器装置，其特征在于，该位线的该高逻辑状态具有一第一电压位准，且该第一电压为该第一电压位准的1/2，该第二电压为该第一电压位准的1/4，且该第三电压为该第一电压位准的3/4。

5.如权利要求2所述的可执行存储器内运算的存储器装置，其特征在于，该控制信号包括一正常读取控制信号、一或运算控制信号与一及运算控制信号，且该正常读取控制信号、该或运算控制信号与该及运算控制信号的其中一者处于高逻辑状态。

6.如权利要求5所述的可执行存储器内运算的存储器装置，其特征在于，该存储器单元阵列包括一第一存储器单元及一第二存储器单元分别连接至该第一字线及该第二字线，且该第一存储器单元及该第二存储器单元同时连接至该位线。

7.如权利要求6所述的可执行存储器内运算的存储器装置，其特征在于，该第一存储器单元的第一电容及该第二存储器单元的第二电容在初始状态是分别储存第一数据电压及第二数据电压，

8.如权利要求7所述的可执行存储器内运算的存储器装置，其特征在于，当该或运算控制信号处于该高逻辑状态，该电压控制电路选择该第二电压以作为提供至该感测放大器的该检测电压，

9.如权利要求8所述的可执行存储器内运算的存储器装置，其特征在于，当该第一数据电压及该第二数据电压处于低逻辑状态，该感测放大器所检测到的该位线的该电压位准处于该低逻辑状态，

10.如权利要求7所述的可执行存储器内运算的存储器装置，其特征在于，当该及运算控制信号处于该高逻辑状态，该电压控制电路选择该第三电压以作为提供至该感测放大器的该检测电压，

11.如权利要求10所述的可执行存储器内运算的存储器装置，其特征在于，当该第一数据电压及该第二数据电压的至少一者处于低逻辑状态，该感测放大器所检测到的该位线的该电压位准处于该低逻辑状态，

技术总结一种可执行存储器内运算的存储器装置，包括：存储器单元阵列、感测放大器、电压控制电路及字线解码电路。存储器单元阵列包括以二维阵列方式排列的多个存储器单元。存储器单元阵列中的每一列上的存储器单元连接至相应的字线，且存储器单元阵列中的每一行上的存储器单元连接至相应的位线。感测放大器检测已开启的该位线及相应于该位线的反向位线上的电压位准。电压控制电路依据来自存储器控制器的控制信号以选择提供至感测放大器的检测电压。字线解码电路依据该控制信号以开启所述多个字线中的第一字线及第二字线。本发明的存储器单元阵列可具有较大的信号范围，并对于半导体工艺变异可具有较大的容忍度。技术研发人员：林树森受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/6/5