半导体设备的制作方法

各种示例性实施例涉及半导体设备。

背景技术：

1、半导体设备可以是或包括读取和/或写入数据的设备，并且可以使用由不同半导体设备外部发送的时钟信号来操作。为了增加与不同半导体设备的数据传输速度并提高数据处理速度，半导体设备可以包括生成具有不同相位的多个时钟信号的时钟电路。为了提高半导体设备的性能，需要精确地设置时钟电路输出的多个时钟信号的相位差，并消除偏斜(skew)。

技术实现思路

1、各种示例性实施例提供一种半导体设备，当具有不同相位的多个时钟信号的相位被调整时，同时调整两个或更多个时钟信号的相位，以缩短用于调整时钟信号的相位的锁定时间段，并在有限的锁定时间段内更准确地设置时钟信号的相位。

2、根据一些示例性实施例，一种半导体设备包括：时钟接收器，被配置为从外部半导体设备接收第一时钟信号和与第一时钟信号具有相位差的第二时钟信号；延迟电路，被配置为调整第一时钟信号的下降沿、第二时钟信号的上升沿和第二时钟信号的下降沿中的至少一个；相位分离器，被配置为接收第一时钟信号以输出作为第一时钟信号的补充信号的第一补充时钟信号，并且接收第二时钟信号以输出作为第二时钟信号的补充信号的第二补充时钟信号；以及码生成器，被配置为向延迟电路输出相位码。码生成器被配置为在第一单位时间段期间向延迟电路输出调整第一时钟信号和第二时钟信号之间的相位差的第一相位码和调整第一补充时钟信号和第二补充时钟信号之间的相位差的第二相位码，以及在与第一单位时间段不同的第二单位时间段期间向延迟电路输出调整第二时钟信号和第一补充时钟信号之间的相位差的第三相位码和调整第一时钟信号和第二补充时钟信号之间的相位差的第四相位码。

3、可替换地或另外地，根据一些示例性实施例，一种半导体设备包括：第一延迟电路，被配置为调整第一时钟信号的下降沿；第二延迟电路，被配置为调整具有与第一时钟信号的相位不同的相位的第二时钟信号的上升沿和下降沿；第一相位分离器，被配置为从第一延迟电路接收第一时钟信号，并且输出第一时钟信号和作为第一时钟信号的补充信号的第一补充时钟信号；第二相位分离器，被配置为从第二延迟电路接收第二时钟信号，并且输出第二时钟信号和作为第二时钟信号的补充信号的第二补充时钟信号；以及第一码生成器和第二码生成器，被配置为接收第一时钟信号、第一补充时钟信号、第二时钟信号和第二补充时钟信号的一部分，并将相位码输出到第一延迟电路和第二延迟电路中的至少一个。

4、可替换地或另外地，根据一些示例性实施例，一种半导体设备包括：相位分离器，被配置为使用具有不同相位的多个外部时钟信号输出具有不同相位的多个时钟信号；多个码生成器，被配置为接收从多个时钟信号确定的选择时钟信号对，并输出与选择时钟信号对之间的相位差误差相对应的相位码；以及延迟电路，被配置为在锁定时间期间参考相位码至少部分地同时调整多个外部时钟信号中的每一个的上升沿和下降沿中的两个。

技术特征：

1.一种半导体设备，包括：

2.根据权利要求1所述的半导体设备，其中，相位分离器包括：

3.根据权利要求1所述的半导体设备，其中，延迟电路被配置为基于第一相位码调整第二时钟信号的上升沿，基于第二相位码调整第二时钟信号的下降沿，基于第三相位码调整第一时钟信号的下降沿，以及基于第四相位码调整第二时钟信号的下降沿。

4.根据权利要求1所述的半导体设备，其中，码生成器被配置为在早于第一单位时间段的初始单位时间段期间，仅将调整第一时钟信号和第二补充时钟信号之间的相位差的默认码输出到延迟电路。

5.根据权利要求4所述的半导体设备，其中，在初始单位时间段期间，延迟电路被配置为响应于默认码仅调整第二时钟信号的下降沿。

6.根据权利要求1所述的半导体设备，进一步包括：

7.根据权利要求1所述的半导体设备，其中，码生成器被配置为在第一单位时间段和第二单位时间段在锁定时间内重复的同时将第一相位码至第四相位码输出到延迟电路。

8.根据权利要求7所述的半导体设备，其中，响应于锁定时间结束，基于第一时钟信号的上升沿，第二时钟信号的上升沿具有90度的相位差，第一补充时钟信号的上升沿具有180度的相位差值，并且第二补充时钟信号的上升沿具有270度的相位差。

9.一种半导体设备，包括：

10.根据权利要求9所述的半导体设备，其中，第一码生成器被配置为输出调整第一时钟信号和第二时钟信号之间的相位差的第一相位码，同时第二码生成器被设置为输出调整第一补充时钟信号和第二补充时钟信号之间的相位差的第二相位码。

11.根据权利要求9所述的半导体设备，其中，第一码生成器被配置为输出调整第二时钟信号和第一补充时钟信号之间的相位差的第三相位码，同时第二码生成器输出调整第一时钟信号和第二补充时钟信号之间的相位差的第四相位码。

12.根据权利要求9所述的半导体设备，进一步包括：

13.根据权利要求12所述的半导体设备，其中，第一选择时钟信号中的至少一个与第二选择时钟信号的每一个不同。

14.根据权利要求12所述的半导体设备，其中，

15.根据权利要求12所述的半导体设备，其中，

16.一种半导体设备，包括：

17.根据权利要求16所述的半导体设备，其中，输入到多个码生成器中的每一个的选择时钟信号彼此不同。

18.根据权利要求16所述的半导体设备，其中，输入到多个码生成器的选择时钟信号的数量等于多个时钟信号的数量。

19.根据权利要求16所述的半导体设备，其中，在锁定时间的至少一部分期间，延迟电路被配置为至少部分地同时调整多个外部时钟信号中的一个外部时钟的上升沿和多个外部时钟信号中的不同外部时钟信号的下降沿。

20.根据权利要求16所述的半导体设备，其中，在锁定时间的至少一部分期间，延迟电路被配置为至少部分地同时调整多个外部时钟信号中的一个外部时钟的上升沿和下降沿。

技术总结一种半导体设备，包括：相位分离器，被配置为通过使用具有不同相位的多个外部时钟信号输出具有不同相位的多个时钟信号；多个码生成器，被配置为接收从多个时钟信号确定的选择时钟信号对，并输出与选择时钟信号对之间的相位差误差相对应的相位码；以及延迟电路，被配置为在锁定时间期间参考相位码至少部分地同时调整多个外部时钟信号中的每一个的上升沿和下降沿中的至少两个。技术研发人员：李镇旭,金周焕,朴俊容,卞辰璹,申殷昔,崔桢焕受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/5