存储单元和存储器的制作方法

本技术涉及数据存储，尤其涉及一种存储单元和存储器。

背景技术：

1、随着数据信息技术的飞速发展，用于存储程序和数据信息等内容的存储器得到了广泛的应用。存储器通常可以通过写入操作改变存储器的状态，通过读取操作获取存储器的状态，并通过搜索操作实现内容的寻址。

2、相关技术提供的存储器包括多个晶体管和多个电容，导致存储器的面积大，也就是集成度低。而且，需要定期给电容充电才能实现写入操作，导致存储器的功耗较大。

3、因此，亟需一种集成度高且功耗小的技术方案。

技术实现思路

1、本技术提供了一种存储单元和存储器，通过设置第一存储子单元、第二存储子单元、第一晶体管和第二晶体管，并通过将第一晶体管与第一读位线电连接且将第二晶体管与第二读位线电连接，减小了存储单元的面积，也就是提高存储单元的集成度，且减小了存储单元的功耗。

2、第一方面，本技术提供了一种存储单元，可以包括第一存储子单元、第二存储子单元、第一晶体管和第二晶体管。

3、可选地，第一存储子单元可以与第一晶体管电连接，第一晶体管还可以与第一读位线电连接。类似地，第二存储子单元可以与第二晶体管电连接，第二晶体管还可以与第二读位线电连接。

4、本技术提供的存储单元通过设置第一存储子单元、第二存储子单元、第一晶体管和第二晶体管，并通过将第一晶体管与第一读位线电连接且将第二晶体管与第二读位线电连接，减小了存储单元的面积，也就是提高存储单元的集成度。

5、在一种可能的实现方式中，第一存储子单元和第二存储子单元可以分别采用动态随机存取单元(dynamic random access memory，dram)。

6、在一示例中，第一存储子单元可以包括第三晶体管和第四晶体管。

7、可选地，第三晶体管的控制极可以与字线电连接，第三晶体管的第一极可以与第一写位线电连接，第三晶体管的第二极可以通过第一节点与第四晶体管的控制极电连接。第四晶体管的第一极可以与匹配线电连接，第四晶体管的第二极可以与第一晶体管的第一极电连接。第一晶体管的第二极可以与第一读位线电连接，第一晶体管的控制极可以与第一搜索线电连接。

8、本技术能够根据第三晶体管和第四晶体管的导通与关断控制第一节点的电平，从而实现第一存储子单元的写入和读取，最终实现存储单元的状态值的改变和获取。

9、进一步地，第三晶体管、第四晶体管和第一晶体管可以层叠设置。层叠方向可以为竖直方向，也就是三维坐标系中的z轴所在的方向。也就是说，第三晶体管、第四晶体管和第一晶体管可以3d立体设置，能够减小第一存储子单元的面积，也就是提高第一存储子单元的集成度，进而提高存储单元的集成度。

10、在另一示例中，第二存储子单元可以包括第五晶体管和第六晶体管。

11、可选地，第五晶体管的控制极可以与字线电连接，第五晶体管的第一极可以与第二写位线电连接，第五晶体管的第二极可以通过第二节点与第六晶体管的控制极电连接。第六晶体管的第一极可以与匹配线电连接，第六晶体管的第二极可以与第二晶体管的第一极电连接。第二晶体管的第二极可以与第二读位线电连接，第二晶体管的控制极可以与第二搜索线电连接。

12、本技术能够根据第五晶体管和第六晶体管的导通与关断控制第二节点的电平，从而实现第二存储子单元的写入和读取，最终实现存储单元的状态值的改变和获取。

13、进一步地，第五晶体管、第六晶体管和第二晶体管可以层叠设置。层叠方向可以为竖直方向，也就是三维坐标系中的z轴所在的方向。也就是说，第五晶体管、第六晶体管和第二晶体管可以3d立体设置，能够减小第二存储子单元的面积，也就是提高第二存储子单元的集成度，进而提高存储单元的集成度。

14、在一种可能的实现方式中，第三晶体管、第四晶体管、第五晶体管和第六晶体管可以分别采用绝缘栅型场效应管(insulated gate field effect transister，igfet)，能够提高第一存储子单元和第二存储子单元的集成度，进而提高存储单元的集成度。

15、进一步地，第三晶体管、第四晶体管、第五晶体管和第六晶体管可以分别采用垂直沟道绝缘栅型场效应管，能够减小第三晶体管、第四晶体管、第五晶体管和第六晶体管的漏电流，进而降低第三晶体管、第四晶体管、第五晶体管和第六晶体管的功耗，于是，存储单元的功耗也会随着第三晶体管、第四晶体管、第五晶体管和第六晶体管各自功耗的降低而降低。

16、可以理解的，垂直沟道绝缘栅型场效应管可以包括源极和漏极，源极和漏极中间可以形成沟道，沟道的方向可以与第三晶体管、第四晶体管和第一晶体管的层叠方向相同。也就是说，垂直沟道绝缘栅型场效应管的沟道也可以为竖直方向。

17、在另一种可能的实现方式中，第一晶体管可以采用平面场效应晶体管(planarfield effect transistor，planar fet)、环栅场效应晶体管(gate all around fieldeffect transistor，gaa fet)或鳍式场效应晶体管(fin field effect transistor，finfet)，能够减小第一存储子单元的面积，提高第一存储子单元的集成度，进而提高存储单元的集成度。

18、类似地，第二晶体管也可以采用平面场效应晶体管、绕栅极场效应晶体管或鳍式场效应晶体管，能够减小第二存储子单元的面积，提高第二存储子单元的集成度，进而提高存储单元的集成度。

19、当然，第一晶体管和第二晶体管还可以分别为其他类型的晶体管，本技术不做限定。

20、第二方面，本技术提供了一种存储器，可以包括至少一层存储模块。存储模块可以包括多个上述第一方面及其可能的实现方式提供的存储单元，多个存储单元可以电连接。

21、在一种可能的实现方式中，多个存储单元矩阵排列，可以分为以下三种情况：

22、情况一：位于同一行的存储单元共用匹配线和字线。也就是说，位于同一行的多个存储单元可以与同一匹配线和同一字线电连接。可以认为，多个存储单元可以以一行多列的矩阵排列，也就是以行向量排列。

23、情况二：位于同一列的存储单元共用第一读位线、第二读位线、第一写位线、第二写位线、第一搜索线和第二搜索线。也就是说，位于同一列的存储单元可以与同一第一读位线电连接，且可以与同一第二读位线、同一第一写位线、同一第二写位线、同一第一搜索线和同一第二搜索线电连接。可以认为，多个存储单元可以以多行一列的矩阵排列，也就是以列向量排列。

24、情况三：位于同一行的存储单元共用匹配线和字线，且位于同一列的存储单元共用第一读位线、第二读位线、第一写位线、第二写位线、第一搜索线和第二搜索线。也就是说，不仅位于同一行的多个存储单元可以与同一匹配线和同一字线电连接，而且位于同一列的存储单元可以与同一第一读位线、同一第二读位线、同一第一写位线、同一第二写位线、同一第一搜索线和同一第二搜索线电连接。可以认为，多个存储单元以多行多列的矩阵排列。

25、本技术可以通过共用匹配线、字线、第一读位线、第二读位线、第一写位线、第二写位线、第一搜索线和第二搜索线实现多个存储单元的电连接。

26、在另一种可能的实现方式中，存储器可以包括多层存储模块，多层存储模块可以层叠设置。也就是说，多层存储模块可以3d立体设置，能够减小存储器的面积，也就是提高存储器的集成度。

27、进一步地，多层存储模块中每层存储模块可以共用匹配线和字线，或者每层存储模块可以共用第一读位线、第二读位线、第一写位线、第二写位线、第一搜索线和第二搜索线。通过共用匹配线和字线，或者共用第一读位线、第二读位线、第一写位线、第二写位线、第一搜索线和第二搜索线，实现了多层存储模块的电连接。

28、第三方面，本技术还提供了一种电子芯片，可以包括接口电路和上述第二方面及其可能的实现方式提供的存储器。接口电路可以与存储器电连接。

29、第四方面，本技术又提供了一种电子设备，可以包括电路板和上述第四方面提供的电子芯片。电子芯片可以设置在电路板上。

30、可选地，电子设备可以包括手机、电脑、车载控制设备等，本技术不做限定。

31、应当理解的是，本技术的第二方面至第四方面和与本技术的第一方面的技术方案一致，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。