使用存储器胞元的逻辑状态执行乘法的存储器装置的制作方法

本文中公开的至少一些实施例大体上涉及存储器装置，且更特定来说(但不限于)，涉及使用存储器胞元的逻辑状态执行乘法的存储器装置。

背景技术：

1、图像及其它传感器可产生大量数据。将某些类型的数据从传感器传输到通用微处理器(例如中央处理单元(cpu))以在一些应用程序中进行处理是低效的。举例来说，将图像数据从图像传感器传输到微处理器来进行图像分割、物体辨识、特征提取等是低效的。

2、一些图像处理可包含涉及使元素列或矩阵进行乘法累加的密集计算。已开发一些专用电路来加速乘法及累加运算。举例来说，乘法器-累加器(mac单元)可使用一组并联计算逻辑电路来实施以实现高于通用微处理器的计算性能。

技术实现思路

1、在一些实施例中，描述一种设备。所述设备包括：存储器胞元阵列，其包括存储器胞元；电压驱动器，其经配置以将相应电压施加于所述存储器胞元；第一线，其耦合到存储第一有效性的相应位的第一存储器胞元；第二线，其耦合到存储第二有效性的相应位的第二存储器胞元；及逻辑电路，其经配置以基于经加总第一输出电流及经加总第二输出电流提供累加结果。每一存储器胞元可编程以存储多位权值的相应位，且每一存储器胞元在所述阵列中具有对应于其存储相应位的有效性的位置。每一相应电压表示1位输入，且所述电压经施加使得所述存储器胞元不超过阈值。所述第一线经配置以加总来自所述第一存储器胞元中的每一者的第一输出电流。所述第二有效性小于所述第一有效性，且所述第二线经配置以加总来自所述第二存储器胞元中的每一者的第二输出电流。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，其中每一存储器胞元可编程以改变所述存储器胞元的电导或电阻，且来自所述存储器胞元的所述输出电流的大小对应于所述电导或电阻。

3.根据权利要求1所述的设备，其中所述存储器胞元组织于胞元的水平层级中，所述层级竖直堆叠于半导体衬底上方，且第一层级中的第一存储器胞元被选择且耦合到所述线用于执行乘法。

4.根据权利要求3所述的设备，其中所述存储器胞元是具有本地选择器的电阻随机存取存储器rram胞元、不具有本地选择器的rram胞元、nand快闪存储器胞元或nor快闪存储器胞元。

5.根据权利要求3所述的设备，其中所述存储器胞元可通过改变存储于每一存储器胞元的浮动门或电荷阱中的电荷来编程。

6.根据权利要求3所述的设备，其中所述存储器胞元可通过改变每一存储器胞元的电阻来编程。

7.根据权利要求1所述的设备，其进一步包括：

8.根据权利要求7所述的设备，其中所述第一结果左移1个位。

9.根据权利要求1所述的设备，其中所述累加结果是来自一列多位权值乘以一列输入位。

10.根据权利要求1所述的设备，其中所述存储器胞元是相变存储器胞元、nand快闪存储器胞元或nor快闪存储器胞元。

技术总结本发明涉及与使用存储器胞元的逻辑状态执行乘法的存储器装置相关的系统、方法及设备。在一种方法中，存储器胞元阵列具有经编程以存储用于执行所述乘法的权值的存储器胞元。将电压施加于所述存储器胞元。每一电压表示乘以所述权值中的一者的一或多个输入位。来自所述存储器胞元的输出电流累加于共同位线中。所述输出电流的总和经数字化以提供数字结果。来自若干位线的所述数字结果可基于位有效性进行移位且经相加以提供来自所述乘法的最终累加结果。技术研发人员：H·卡斯特罗受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/6/2