字线控制电路及磁随机存取存储器的制作方法

本发明涉及存储器，具体涉及一种字线控制电路及磁随机存取存储器。

背景技术：

1、非易失性磁随机存取存储器(magnetic ram，mram)作为一种新型非易失性存储器，具有低功耗、高可靠、可持续微缩、与互补金属氧化物半导体(complementary metaloxide semiconductor，cmos)工艺相兼容等优点，兼顾静态随机存取存储器(staticrandom access memory，sram)的高速读写能力和动态随机存取存储器(dynamic randomaccess memory，dram)的高集成度，被认为是最有希望的下一代存储器之一。

2、在实际应用中，mram的写入电流很大，而读出电流很小，所以，mram的字线控制电路需要能够输出双电压的波形，在读/写操作时提供不同的工作电压。

3、然而，现有mram的字线控制电路，在写操作时，字线电压无法达到所需的高压，从而影响数据的正常写入，在读操作时会造成功耗的浪费。

技术实现思路

1、本发明要解决的问题是：如何避免影响数据正常写入并降低读操作功耗。

2、为解决上述问题，本发明实施例提供了一种字线控制电路，所述字线控制电路包括：

3、控制电路，适于接收读写使能信号及行译码信号，并生成逻辑相反的第一升压控制信号及第二升压控制信号；

4、升压电路，与所述控制电路连接，具有第一输出端及第二输出端；所述升压电路适于在进行不同操作时，基于所述第一升压控制信号及第二升压控制信号，调整所述第一输出端及第二输出端的电压；

5、以及电压选择电路，与所述控制电路及所述升压电路连接，适于在进行写操作时，将写电压施加至相应字线上，并在所述第二输出端电压的控制下，使得连接至所述第二输出端的通路断开；在进行读操作时，将读电压施加至相应字线上，并在所述第一输出端电压的控制下，使得连接至所述第一输出端的通路断开。

6、可选地，所述升压电路，适于在进行写操作时，在所述第一升压控制信号及第二升压控制信号的控制下，将所述第一输出端的电压置为低电平，所述第二输出端的电压升高至写电压，以及进行读操作或者不进行读写操作时，将所述第一输出端的电压升高至写电压，将所述第二输出端的电压置为低电平。

7、可选地，所述升压电路包括：

8、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管及第二nmos管；

9、其中，所述第一pmos管、第三pmos管及第一nmos管串联连接，所述第二pmos管、第四pmos管及第二nmos管串联连接；所述第一pmos管及第二pmos管的源极与写电压输出端连接；所述第一pmos管的栅极与所述第一nmos管的栅极接入所述第二升压控制信号；所述第二pmos管的栅极与所述第二nmos管的栅极接入所述第一升压控制信号；所述第三pmos管的栅极与所述第四pmos管的漏极连接，并作为所述第一输出端；所述第四pmos管的栅极与所述第三pmos管的漏极连接并作为所述第二输出端。

10、可选地，所述电压选择电路，包括：

11、第一电压选择子电路，一端与所述第二输出端连接，另一端与所述字线连接，适于在进行读操作时，将所述读电压施加至相应字线上，并在所述第一输出端电压的控制下，使得连接至所述第一输出端的通路断开；

12、第二电压选择子电路，一端与所述第一输出端连接，另一端与字线连接，适于在进行写操作时，将写电压施加至相应字线上，并在所述第二输出端电压的控制下，使得连接至所述第二输出端的通路断开；

13、字线关闭子电路，与所述第一电压选择子电路及第二电压选择子电路连接，适于关闭字线。

14、可选地，所述第一电压选择子电路，包括：串联连接的第五pmos管及第六pmos管；所述第五pmos管的源极与读电压输出端；所述第五pmos管的栅极接入所述行译码信号的反相信号；所述第六pmos管的栅极与所述第二输出端连接。

15、可选地，所述第二电压选择子电路，包括：第七pmos管，所述第七pmos管的栅极与所述第一输出端连接，源极与写电压输出端连接，漏极与字线连接。

16、可选地，所述字线关闭电路包括：串联连接的第三nmos管及第四nmos管；所述第三nmos管的栅极接入第二升压控制信号，所述第四nmos管的栅极接入所述行译码信号的反相信号；所述第四nmos管的源极接地。

17、可选地，所述控制电路包括：第一与门电路、第一反相器及第二反相器；

18、其中，所述第一与门电路的输入端接入所述读写使能信号及行译码信号；所述第一与门电路的输出端产生所述第一升压控制信号；所述第一与门电路的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端产生所述第二升压控制信号；所述第二反相器的输入端接入所述行译码信号，所述第二反相器的输出端与所述电压选择电路连接。

19、可选地，所述控制电路还适于接收读驱动控制信号，并基于所述读驱动控制信号、读写使能信号及行译码信号，共同产生所述电压选择电路控制信号，以在读出数据后，关闭字线。

20、可选地，所述控制电路包括：第一与门电路、第二与门电路、第一反相器、第二反相器及第三反相器；

21、其中，所述第三反相器的输入端接入所述读驱动控制信号；所述第二与门电路的输入端接入所述行译码信号及所述第三反相器的输出信号；所述第一与门电路的输入端接入所述读写使能信号及所述第二与门电路的输出信号；所述第一与门电路的输出端产生所述第一升压控制信号；所述第一与门电路的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端产生所述第二升压控制信号；所述第二反相器的输入端接入所述第二与门电路的输出信号，所述第二反相器的输出端与所述电压选择电路连接。

22、本发明实施例还提供了一种磁随机存取存储器，所述磁随机存取存储器包括上述任一种所述的字线控制电路。

23、可选地，所述磁随机存取存储器还包括：

24、时钟控制电路，适于接入时钟信号及所述读写使能信号，并产生读驱动预充信号及读驱动控制信号；

25、读驱动电路，与所述时钟控制电路连接，适于在所述读驱动预充信号及读驱动控制信号的控制下执行读操作；

26、预充电电路，与所述读驱动电路连接，适于对位线及源极线进行预充电；

27、写驱动电路，与所述预充电电路连接，适于控制所述位线及源极线的电压，以执行写操作；

28、行译码器，与所述字线控制电路连接，适于产生行译码信号；

29、存储阵列，与所述字线控制电路连接；

30、所述字线控制电路，与所述行译码器及所述时钟控制电路连接，适于基于所述读写使能信号、行译码信号及读驱动控制信号，控制字线电压，以满足操作要求。

31、与现有技术相比，本发明实施例的技术方案具有以下优点：

32、应用本发明的方案，升压电路可以在进行不同操作时，调整其第一输出端及第二输出端的电压，电压选择电路可以在进行写操作时，将所述写电压施加至相应字线上，并在所述第二输出端电压的控制下，使得连接至所述第二输出端的通路断开，从而可以避免因电压选择电路与升压电路第二输出端连接的通路未完全关断而影响字线上写电压的数值，进而影响数据正常写入。电压选择电路还可以在进行读操作时，将读电压施加至相应字线上，并在所述第一输出端电压的控制下，使得连接至所述第一输出端的通路断开，从而可以避免因电压选择电路与升压电路第一输出端连接的通路未完全关断而造成功耗浪费。