基于动态随机存储器查找表的存内计算电路及芯片

本发明涉及集成电路，尤其涉及一种基于动态随机存储器查找表的存内计算电路及芯片。

背景技术：

1、随着深度学习网络在人工智能领域取得了极大的成功，人们日常生活中的数据量越来越大，深度学习网络的规模也随之变大，参数量越来越多。数据在运算单元和存储单元之间不断搬运成为了计算系统中的一个关键性瓶颈。考虑上述问题，存内计算展现出了它在深度学习加速领域中的巨大前景。存内计算主要解决的是数据密集型应用中冯诺依曼架构所遇到的“存储墙”和“功耗墙”问题，它通过直接在存储单元内进行运算，减少了与运算单元之间的数据传输，从而提升能量、延迟性能。

2、现有的存内计算架构在sram(static random access memory，静态随机存储器)的数字存内计算电路中，通过在sram阵列当中直接集成数字乘累加电路的方式实现了存内计算的功能。然而，该技术的局限性在于，计算能效和算力密度受限于数字逻辑本身，无法进一步提升。并且数字逻辑的面积占比过高，导致了存储密度的下降，影响了存内计算单元作为存储器的性能，存在数据逻辑开销占比较大的问题。

技术实现思路

1、本发明提供一种基于动态随机存储器查找表的存内计算电路及芯片，用以解决现有技术中存内计算架构数据逻辑开销占比较大的缺陷。本发明能够有效降低数据逻辑开销。

2、本发明提供一种基于动态随机存储器查找表的存内计算电路，包括多个输入译码模块、多个查找表模块、多个局部访存模块和后级累加模块；所述输入译码模块用于根据输入向量确定运算权重数据；所述运算权重数据为与所述输入向量进行乘累加运算的权重数据；所述查找表模块用于存储块权重数据；所述块权重数据为多个权重数据及多个所述权重数据的相加数据；所述局部访存模块用于从所述查找表模块中读取所述运算权重数据；所述后级累加模块用于将所述输入向量与所述运算权重数据进行乘累加运算。

3、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述查找表模块为edram阵列；所述edram阵列包括多个edram单元，每个所述edram单元包括写选通晶体管、存储节点晶体管和读选通晶体管；所述写选通晶体管的源极与局部写位线连接，所述写选通晶体管的栅极与写行线连接，所述写选通晶体管的漏极与所述存储节点晶体管的栅极连接，所述存储节点晶体管的源极接地，所述存储节点晶体管的漏极与所述读选通晶体管的源极连接，所述读选通晶体管的栅极与读行线连接，所述读选通晶体管的漏极与局部读位线连接。

4、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块包括第一pmos管、第二pmos管、第三pmos管、第一nmos管和第二nmos管；所述第一pmos管的栅极与预充电控制端连接，所述第一pmos管的漏极与所述第二pmos管的漏极连接的公共端与预充电正极连接，所述第一pmos管的源极分别与所述局部写位线、所述第二pmos管的栅极和所述第二nmos管的栅极连接，所述第二pmos管的源极与所述第三pmos管的漏极连接，所述第三pmos管的栅极与读端口第一使能控制端连接，所述第三pmos管的源极与所述第一nmos管的漏极连接，所述第一nmos管的栅极与读端口第二使能控制端连接，所述第一nmos管的源极与所述第二nmos管的漏极连接，所述第二nmos管的源极接地。

5、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块还用于将所述运算权重数据刷新写回至所述查找表模块。

6、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块还包括存内刷新晶体管；所述存内刷新晶体管的栅极与存内刷新控制端连接，所述存内刷新晶体管的漏极与读端口连接，所述读端口为所述第三pmos管的源极和所述第一nmos管的漏极连接的公共端，所述存内刷新晶体管的源极与所述局部写位线连接。

7、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块具体用于通过所述局部读位线的充放电结果进行同步读取所述运算权重数据，通过所述存内刷新晶体管导通所述读端口与所述局部写位线的路径进行同步写回所述运算权重数据。

8、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块还用于将编程权重数据写回至所述查找表模块，所述编程权重数据为当前局部访存模块的运算权重数据与相邻局部访存模块的运算权重数据组合后的数据。

9、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块还包括存内编程晶体管和加法器；所述存内编程晶体管的栅极与存内编程控制端连接，所述存内编程晶体管的源极与所述存内刷新晶体管的源极和所述局部写位线连接的公共端连接，所述存内编程晶体管的漏极与所述加法器的第一写端口连接，所述加法器的第一读端口与所述第三pmos管的源极和所述第一nmos管的漏极连接的公共端连接，所述加法器的第二写端口与另一局部访存模块的存内编程晶体管的漏极连接，所述加法器的第二读端口与另一局部访存模块的存内编程晶体管的第三pmos管的源极和第一nmos管的漏极连接的公共端连接。

10、根据本发明提供的一种基于动态随机存储器查找表的存内计算电路，所述局部访存模块具体还用于通过所述加法器将所述当前局部访存模块的运算权重数据和所述相邻局部访存模块的运算权重数据进行权重写入和组合，通过所述存内编程晶体管导通所述读端口与所述局部写位线的路径进行写回所述编程权重数据。

11、本发明还提供一种基于动态随机存储器查找表的存内计算芯片，包括上述的基于动态随机存储器查找表的存内计算电路。

12、本发明提供的一种基于动态随机存储器查找表的存内计算电路及芯片，该电路包括多个输入译码模块、多个查找表模块、多个局部访存模块和后级累加模块。输入译码模块根据输入向量确定运算权重数据；运算权重数据为与输入向量进行乘累加运算的权重数据；查找表模块存储块权重数据；块权重数据为多个权重数据及多个权重数据的相加数据；局部访存模块从查找表模块中读取运算权重数据；后级累加模块将输入向量与运算权重数据进行乘累加运算，能够有效降低数据逻辑开销。

技术特征：

1.一种基于动态随机存储器查找表的存内计算电路，其特征在于，包括多个输入译码模块、多个查找表模块、多个局部访存模块和后级累加模块；

2.根据权利要求1所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述查找表模块为edram阵列；所述edram阵列包括多个edram单元，每个所述edram单元包括写选通晶体管、存储节点晶体管和读选通晶体管；

3.根据权利要求2所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块包括第一pmos管、第二pmos管、第三pmos管、第一nmos管和第二nmos管；

4.根据权利要求3所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块还用于将所述运算权重数据刷新写回至所述查找表模块。

5.根据权利要求4所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块还包括存内刷新晶体管；所述存内刷新晶体管的栅极与存内刷新控制端连接，所述存内刷新晶体管的漏极与读端口连接，所述读端口为所述第三pmos管的源极和所述第一nmos管的漏极连接的公共端，所述存内刷新晶体管的源极与所述局部写位线连接。

6.根据权利要求5所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块具体用于通过所述局部读位线的充放电结果进行同步读取所述运算权重数据，通过所述存内刷新晶体管导通所述读端口与所述局部写位线的路径进行同步写回所述运算权重数据。

7.根据权利要求5所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块还用于将编程权重数据写回至所述查找表模块，所述编程权重数据为当前局部访存模块的运算权重数据与相邻局部访存模块的运算权重数据组合后的数据。

8.根据权利要求7所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块还包括存内编程晶体管和加法器；

9.根据权利要求8所述的基于动态随机存储器查找表的存内计算电路，其特征在于，所述局部访存模块具体还用于通过所述加法器将所述当前局部访存模块的运算权重数据和所述相邻局部访存模块的运算权重数据进行权重写入和组合，通过所述存内编程晶体管导通所述读端口与所述局部写位线的路径进行写回所述编程权重数据。

10.一种基于动态随机存储器查找表的存内计算芯片，其特征在于，包括权利要求1至9任一项所述的基于动态随机存储器查找表的存内计算电路。

技术总结本发明提供一种基于动态随机存储器查找表的存内计算电路及芯片，该电路包括多个输入译码模块、多个查找表模块、多个局部访存模块和后级累加模块。输入译码模块根据输入向量确定运算权重数据；运算权重数据为与输入向量进行乘累加运算的权重数据；查找表模块存储块权重数据；块权重数据为多个权重数据及多个权重数据的相加数据；局部访存模块从查找表模块中读取运算权重数据；后级累加模块将输入向量与运算权重数据进行乘累加运算，能够有效降低数据逻辑开销。技术研发人员：刘勇攀,贾弘洋,何以凡,范书沛,雷蕗畅,贾文彬,张璐受保护的技术使用者：清华大学技术研发日：技术公布日：2024/6/2