技术新讯 > 信息存储应用技术 > 存储器的读电路的制作方法  >  正文

存储器的读电路的制作方法

  • 国知局
  • 2024-07-31 19:59:48

本发明涉及集成电路设计,尤其涉及一种存储器的读电路。

背景技术:

1、读取mram存储的信息是通过检测存储单元的电阻实现的。存储单元的电阻有两种状态,高电阻状态rap(“ap”态)或者低电阻状态rp(“p”态)。进行读操作时,通过施加钳位电压(vclamp),存储单元的电阻会产生读电流脉冲idata,参考电阻rref施加参考电压(vref)会产生参考电流iref,灵敏放大器通过对比读电流idata和参考电流iref,就可以识存储单元处于高阻态或是低阻态,即可读出“1”或者“0”。

2、在实现本发明的过程中,发明人发现现有技术中至少存在如下技术问题:

3、位于同一列上的存储单元,不同地址的存储单元由于物理距离存在差异,其读写传输路径的长度不同。远端地址段往往会比近端地址段存在更多的寄生电阻。对于相同的vclamp,位于远端地址段的存储单元的数据端电流记为idata_far,位于近端地址段的存储单元的数据端电流记为idata_near,由于传输路径寄生电阻的影响,会导致idata_far<idata_near。但iref电流是不会随存储单元的物理位置而改变的。如图1所示,以读p态存储单元为例,这将导致远端地址段的读窗口减小,影响读良率。

技术实现思路

1、为解决上述问题,本发明提供了一种存储器的读电路,能够减小因为阵列近远端寄生电阻的不同对读窗口产生的影响。

2、本发明提供一种存储器的读电路,包括:

3、读阵列,包括位于一列上的多个存储单元;

4、钳位控制mos管,其栅端输入钳位电压,用于在所述读阵列上产生数据端电流;

5、参考电路,包括参考电阻和补偿电阻网络,所述补偿电阻网络用于匹配所述读阵列在读操作时不同物理位置的存储单元在数据端电流传输路径上存在的寄生电阻;

6、参考控制mos管,其栅端输入参考电压,用于在所述参考电路上产生参考端电流;

7、灵敏放大器,所述灵敏放大器的一端通过所述钳位控制mos管连接于所述读阵列,所述灵敏放大器的另一端通过所述参考控制mos管连接于所述参考电路,所述灵敏放大器用于通过比较所述数据端电流和所述参考端电流,输出读取结果。

8、可选地,每个所述存储单元包括磁性隧道结和与所述磁性隧道结连接的开关管。

9、可选地,所述补偿电阻网络包括:

10、多个开关管和多个补偿电阻,所述补偿电阻的个数比所述开关管的个数少一个,具体连接方式为:所述参考电阻与所述多个补偿电阻之间依次串联,且所述参考电阻以及每个所述补偿电阻分别通过一个所述开关管与地线连接。

11、可选地,所述开关管为nmos或pmos。

12、可选地,每个所述补偿电阻的阻值满足关系式:rcom=n/m*(rbl+rsl),

13、其中,rcom表示补偿电阻的阻值,n表示所述读阵列的存储单元的个数,m表示所述电阻补偿网络的开关管的个数,rbl表示读阵列中每个存储单元之间的bl寄生电阻,rsl表示读阵列中每个存储单元之间的sl寄生电阻。

14、可选地,所述参考电阻的阻值介于rp和rap之间,rp表示磁性隧道结平行态的电阻,rap表示磁性隧道结反平行态的电阻。

15、可选地,还包括:

16、第一支路开关,连接于所述钳位控制mos管和所述读阵列的位线之间;

17、第二支路开关,连接于所述读阵列的源线和地线之间;

18、第三支路开关,连接于所述参考电阻和所述参考控制mos管之间。

19、本发明提供的存储器的读电路,在参考电路中增加补偿电阻网络,在读取阵列不同位置的存储单元时,匹配数据端电流流经读阵列中的路径上的寄生电阻,避免了读取不同物理位置的存储单元时,读窗口不一致的问题。

技术特征:

1.一种存储器的读电路,其特征在于,包括:

2.根据权利要求1所述的存储器的读电路,其特征在于,每个所述存储单元包括磁性隧道结和与所述磁性隧道结连接的开关管。

3.根据权利要求1所述的存储器的读电路,其特征在于,所述补偿电阻网络包括:

4.根据权利要求3所述的存储器的读电路,其特征在于,所述开关管为nmos或pmos。

5.根据权利要求3所述的存储器的读电路,其特征在于,每个所述补偿电阻的阻值满足关系式:rcom=n/m*(rbl+rsl),

6.根据权利要求1所述的存储器的读电路,其特征在于,所述参考电阻的阻值介于rp和rap之间,rp表示磁性隧道结平行态的电阻,rap表示磁性隧道结反平行态的电阻。

7.根据权利要求1所述的存储器的读电路,其特征在于,还包括:

技术总结本发明提供一种存储器的读电路,包括:灵敏放大器、与灵敏放大器连接的读阵列和参考电路,读阵列包括位于一列上的多个存储单元;参考电路包括参考电阻和补偿电阻网络,补偿电阻网络用于匹配读阵列在读操作时不同物理位置的存储单元在数据端电流传输路径上存在的寄生电阻。技术研发人员:熊保玉,沈岙,余赣湘,杜以恒,张捷受保护的技术使用者:浙江驰拓科技有限公司技术研发日:技术公布日:2024/6/2

本文地址:https://www.jishuxx.com/zhuanli/20240731/184928.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。