半导体装置和测试保持力的方法与流程

本公开涉及半导体装置和保持力测试(retention test)方法。

背景技术：

1、半导体存储器装置通常被分类为易失性存储器装置和非易失性存储器装置。虽然易失性存储器装置在它们被关闭时丢失所存储的数据，但是非易失性存储器装置可在它们被关闭时保持所存储的数据。

2、取决于数据存储方法，易失性存储器装置可被分类为用于通过使用锁存器来存储数据的静态随机存取存储器(sram)和用于通过使用电容器来存储数据的动态随机存取存储器(dram)。特别地，sram具有比dram低的集成，因此具有更小的存储器容量。但是由于外围电路的配置简单并且外围电路能够以高速率操作，因此它们通常用作控制器的高速缓存存储器。

3、为了降低sram的功耗，研究了用于在保持模式下操作sram以在低电压下维持数据的方法。

技术实现思路

1、一些实施例可提供一种用于测试存储器装置的保持力的半导体装置。

2、一些实施例可提供一种用于移除信号的毛刺分量的半导体装置。

3、本公开的实施例提供一种半导体装置，所述半导体装置包括：存储器测试电路，用于基于第二信号的逻辑电平和第三信号的逻辑电平输出第四信号，第二信号与由主机输出的第一信号对应；存储器装置，基于第四信号的逻辑电平变为活动的或非活动的；以及测试逻辑，用于输出第三信号并基于第二信号的逻辑电平对存储器装置执行保持力测试。

4、本公开的另一实施例提供一种半导体装置，所述半导体装置包括：存储器装置，包括存储器单元阵列和外围电路，存储器单元阵列在数据写入时段内基于第一电压进行操作，在数据保持时段内基于低于第一电压的第二电压进行操作，并且在数据验证时段内基于第一电压进行操作，外围电路在数据保持时段内不进行操作；以及测试逻辑，用于在数据写入时段、数据保持时段和数据验证时段内对存储器单元阵列执行保持力测试。

5、本公开的另一实施例提供一种测试保持力的方法，所述方法包括：在数据写入时段内将第一电平的信号输出到存储器装置，并且将第一电平的信号输出到测试逻辑以将测试图案写入存储器装置的存储器单元阵列，测试逻辑用于对存储器单元阵列执行保持力测试；在数据写入时段之后提供的数据保持时段内，将与第一电平的信号不同的第二电平的信号输出到存储器装置，并将第一电平的信号输出到测试逻辑，以使得存储器单元阵列保持被写入的数据；以及在数据保持时段之后提供的数据验证时段内，将第一电平的信号输出到存储器装置，并将第一电平的信号输出到测试逻辑，以使得测试逻辑读取被写入存储器单元阵列的数据并确定所述数据是否与测试图案相同。

技术特征：

1.一种半导体装置，包括：

2.根据权利要求1所述的半导体装置，其中，存储器测试电路包括异或门，所述异或门用于输出第四信号作为对第二信号和第三信号进行异或运算的结果。

3.根据权利要求1所述的半导体装置，其中，存储器装置响应于第四信号的高电平在正常模式下操作。

4.根据权利要求1至权利要求3中的任意一项所述的半导体装置，其中，测试逻辑响应于第二信号的高电平执行保持力测试。

5.根据权利要求4所述的半导体装置，其中，响应于第二信号从低电平转变为高电平，测试逻辑将数据写入存储器装置作为写入数据。

6.根据权利要求5所述的半导体装置，其中，第四信号响应于以下两者从低电平转变为高电平：

7.根据权利要求5所述的半导体装置，其中，响应于第四信号从高电平转变为低电平，存储器装置保持所述写入数据。

8.根据权利要求7所述的半导体装置，其中，第四信号响应于以下两者从高电平转变为低电平：

9.根据权利要求7所述的半导体装置，还包括：

10.根据权利要求9所述的半导体装置，其中，

11.根据权利要求9所述的半导体装置，其中，

12.根据权利要求4所述的半导体装置，其中，测试逻辑响应于以下两者来验证存储器装置的数据：

13.根据权利要求12所述的半导体装置，其中，第四信号响应于以下两者从低电平转变为高电平：

14.根据权利要求12所述的半导体装置，其中，

15.根据权利要求14所述的半导体装置，其中，响应于确定测试不成功，测试逻辑用冗余存储器单元替换存储器装置内具有缺陷的存储器单元。

16.根据权利要求1至权利要求3中的任意一项所述的半导体装置，其中，存储器测试电路包括去毛刺电路，去毛刺电路用于去除第一信号的毛刺分量以输出第二信号。

17.根据权利要求1至权利要求3中的任意一项所述的半导体装置，其中，第二信号与第一信号相同。

18.一种半导体装置，包括：

19.根据权利要求18所述的半导体装置，其中，测试逻辑在数据写入时段和数据验证时段内基于第三电压进行操作，并且在数据保持时段内基于第二电压进行操作。

20.一种测试保持力的方法，包括：

技术总结公开了半导体装置和测试保持力的方法。所述半导体装置包括：存储器测试电路，基于第二信号的逻辑电平和第三信号的逻辑电平输出第四信号，第二信号与由主机输出的第一信号对应；存储器装置，基于第四信号的逻辑电平变为活动的或非活动的；以及测试逻辑，输出第三信号并且基于第二信号的逻辑电平对存储器装置执行保持力测试。技术研发人员：吴明真,朴璟真,崔容硕受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/19