一种移位寄存器、栅极驱动电路及显示装置的制作方法

本发明涉及显示，特别涉及一种移位寄存器、栅极驱动电路及显示装置。

背景技术：

1、扫描驱动电路goa(gate driver on array)为显示装置中的重要组成部分。扫描驱动电路可以包括多级级联的移位寄存器，每一级移位寄存器可以与显示装置中的至少一行走线电连接。扫描驱动电路可以向显示装置中的多条走线(例如栅线或发光控制信号线等)中逐行输入扫描信号，以使得显示装置能够进行画面显示。

技术实现思路

1、本发明实施例提供了一种移位寄存器、栅极驱动电路及显示装置，具体方案如下：

2、本发明实施例提供了一种移位寄存器，包括：输入模块，第一节点控制模块，第二节点控制模块，第一输出模块，第二输出模块，以及防漏电模块；其中，

3、所述输入模块与信号输入端、第一时钟信号端和第二节点电连接，所述输入模块被配置为响应于所述第一时钟信号端所提供信号的控制，将所述信号输入端所提供信号写入所述第二节点；

4、所述第一节点控制模块与第一电源端、所述第一时钟信号端、所述第二节点和第一节点电连接，所述第一节点控制模块被配置为响应于所述第一时钟信号端所提供信号的控制，将所述第一电源端的第一电压写入所述第一节点，以及响应于所述第二节点处电压的控制，将所述第一时钟信号端所提供信号写入所述第一节点；

5、所述第二节点控制模块与所述第一节点、所述第二节点、第二时钟信号端和第二电源端电连接，所述第二节点控制模块被配置为响应于所述第一节点处电压的控制，将所述第二电源端的第二电压写入第三节点，以及响应于所述第二时钟信号端所提供信号的控制，将所述第三节点处电压写入所述第二节点；

6、所述第一输出模块与所述第一节点、第三电源端和栅极信号输出端电连接，所述第一输出模块被配置为响应于所述第一节点处电压的控制，将所述第三电源端的第三电压写入所述栅极信号输出端；

7、所述第二输出模块与所述第二节点、所述第一电源端、所述第二时钟信号端和所述栅极信号输出端电连接，所述第二输出模块被配置为响应于所述第二节点处电压的控制，将所述第二时钟信号端所提供信号写入所述栅极信号输出端；

8、所述防漏电模块与第三时钟信号端、第四电源端和所述第三节点电连接，所述防漏电模块被配置为响应于所述第三时钟信号端所提供信号的控制，将所述第三节点处电压释放至所述第四电源端。

9、可选地，在本发明实施例提供的上述移位寄存器中，所述防漏电模块包括第一开关晶体管，所述第一开关晶体管的栅极与所述第三时钟信号端电连接，所述第一开关晶体管的第一极与所述第三节点电连接，所述第一开关晶体管的第二极与所述第四电源端电连接。

10、可选地，在本发明实施例提供的上述移位寄存器中，所述输入模块包括第二开关晶体管，所述第二开关晶体管的栅极与所述第一时钟信号端电连接，所述第二开关晶体管的第一极与所述信号输入端电连接，所述第二开关晶体管的第二极与所述第二节点电连接。

11、可选地，在本发明实施例提供的上述移位寄存器中，所述第一节点控制模块包括第三开关晶体管和第四开关晶体管；其中，

12、所述第三开关晶体管的栅极与所述第一时钟信号端电连接，所述第三开关晶体管的第一极与所述第一电源端电连接，所述第三开关晶体管的第二极与所述第一节点电连接；

13、所述第四开关晶体管的栅极与所述第二节点电连接，所述第四开关晶体管的第一极与所述第一时钟信号端电连接，所述第四开关晶体管的第二极与所述第一节点电连接。

14、可选地，在本发明实施例提供的上述移位寄存器中，所述第二节点控制模块包括第五开关晶体管和第六开关晶体管；其中，

15、所述第五开关晶体管的栅极与所述第一节点电连接，所述第五开关晶体管的第一极与所述第二电源端电连接，所述第五开关晶体管的第二极与所述第三节点电连接；

16、所述第六开关晶体管的栅极与所述第二时钟信号端电连接，所述第六开关晶体管的第一极与所述第三节点电连接，所述第六开关晶体管的第二极与所述第二节点电连接。

17、可选地，在本发明实施例提供的上述移位寄存器中，所述第一输出模块包括第七开关晶体管和第一电容；其中，

18、所述第七开关晶体管的栅极与所述第一节点电连接，所述第七开关晶体管的第一极与所述第三电源端电连接，所述第七开关晶体管的第二极与所述栅极信号输出端电连接；

19、所述第一电容的第一端与所述第三电源端电连接，所述第一电容的第二端与所述第七开关晶体管的栅极电连接。

20、可选地，在本发明实施例提供的上述移位寄存器中，所述第二输出模块包括第八开关晶体管、第九开关晶体管和第二电容；其中，

21、所述第八开关晶体管的栅极与所述第一电源端电连接，所述第八开关晶体管的第一极与所述第二节点电连接，所述第八开关晶体管的第二极与所述第九开关晶体管的栅极电连接；

22、所述第九开关晶体管的第一极与所述第二时钟信号端电连接，所述第九开关晶体管的第二极与所述栅极信号输出端电连接；

23、所述第二电容的第一端与所述第九开关晶体管的栅极电连接，所述第二电容的第二端与所述栅极信号输出端电连接。

24、可选地，在本发明实施例提供的上述移位寄存器中，所述第三时钟信号端与所述第一时钟信号端为同一信号端，所述第一开关晶体管为n型晶体管，所述第二开关晶体管至所述第九开关晶体管均为p型晶体管。

25、可选地，在本发明实施例提供的上述移位寄存器中，所述第三时钟信号端与所述第二时钟信号端为同一信号端，所述第一开关晶体管至所述第九开关晶体管均为p型晶体管。

26、可选地，在本发明实施例提供的上述移位寄存器中，所述第二电源端和所述第三电源端均为高电压信号端，且所述第二电源端和所述第三电源端为不同的信号端；

27、所述第一电源端和所述第四电源端均为低电压信号端，且所述第一电源端和所述第四电源端为不同的信号端。

28、相应地，本发明实施例还提供了一种栅极驱动电路，包括多个级联的本发明实施例提供的上述任一项所述的移位寄存器。

29、相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述栅极驱动电路。

30、本发明实施例的有益效果如下：

31、本发明实施例提供的一种移位寄存器、栅极驱动电路及显示装置，通过设置防漏电模块，在栅极信号输出端需要输出第二时钟信号端所提供的信号时，第三节点处由于漏电积累的高电位可以通过防漏电模块释放至第四电源端，可以保证第三节点处的电位不会由于漏电而漏成第二电源端的电位，这样就不会影响第二节点的电位，可以保证第四节点自举，保证第二输出模块将第二时钟信号端所提供信号正常输出至栅极信号输出端。因此本发明实施例解决了由于pmos管子漏电，导致栅极信号输出端输出异常的问题，优化了外部因素对pmos管子损伤带来的移位寄存器无输出问题，实现更稳定的led显示产品。

技术特征：

1.一种移位寄存器，其特征在于，包括：输入模块，第一节点控制模块，第二节点控制模块，第一输出模块，第二输出模块，以及防漏电模块；其中，

2.如权利要求1所述的移位寄存器，其特征在于，所述防漏电模块包括第一开关晶体管，所述第一开关晶体管的栅极与所述第三时钟信号端电连接，所述第一开关晶体管的第一极与所述第三节点电连接，所述第一开关晶体管的第二极与所述第四电源端电连接。

3.如权利要求2所述的移位寄存器，其特征在于，所述输入模块包括第二开关晶体管，所述第二开关晶体管的栅极与所述第一时钟信号端电连接，所述第二开关晶体管的第一极与所述信号输入端电连接，所述第二开关晶体管的第二极与所述第二节点电连接。

4.如权利要求3所述的移位寄存器，其特征在于，所述第一节点控制模块包括第三开关晶体管和第四开关晶体管；其中，

5.如权利要求4所述的移位寄存器，其特征在于，所述第二节点控制模块包括第五开关晶体管和第六开关晶体管；其中，

6.如权利要求5所述的移位寄存器，其特征在于，所述第一输出模块包括第七开关晶体管和第一电容；其中，

7.如权利要求6所述的移位寄存器，其特征在于，所述第二输出模块包括第八开关晶体管、第九开关晶体管和第二电容；其中，

8.如权利要求7所述的移位寄存器，其特征在于，所述第三时钟信号端与所述第一时钟信号端为同一信号端，所述第一开关晶体管为n型晶体管，所述第二开关晶体管至所述第九开关晶体管均为p型晶体管。

9.如权利要求7所述的移位寄存器，其特征在于，所述第三时钟信号端与所述第二时钟信号端为同一信号端，所述第一开关晶体管至所述第九开关晶体管均为p型晶体管。

10.如权利要求1-9任一项所述的移位寄存器，其特征在于，所述第二电源端和所述第三电源端均为高电压信号端，且所述第二电源端和所述第三电源端为不同的信号端；

11.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-10任一项所述的移位寄存器。

12.一种显示装置，其特征在于，包括如权利要求11所述的栅极驱动电路。

技术总结本发明实施例提供了一种移位寄存器、栅极驱动电路及显示装置，通过设置防漏电模块，在栅极信号输出端需要输出第二时钟信号端所提供的信号时，第三节点处由于漏电积累的高电位可以通过防漏电模块释放至第四电源端，可以保证第三节点处的电位不会由于漏电而漏成第二电源端的电位，这样就不会影响第二节点的电位，可以保证第四节点自举，保证第二输出模块将第二时钟信号端所提供信号正常输出至栅极信号输出端。因此本发明实施例解决了由于PMOS管子漏电，导致栅极信号输出端输出异常的问题，优化了外部因素对PMOS管子损伤带来的移位寄存器无输出问题，实现更稳定的LED显示产品。技术研发人员：张舜航,张振宇,张震,刘冬妮,林允植,玄明花,郑皓亮,肖丽,李佩柔,李卓受保护的技术使用者：京东方科技集团股份有限公司技术研发日：技术公布日：2024/5/19