具有不对称页缓冲器阵列架构的存储器件的制作方法

本公开涉及半导体存储器件，并且更具体地，涉及一种具有不对称页缓冲器阵列架构以减小存储芯片的尺寸的存储器件。

背景技术：

1、随着信息通信设备变得多功能化，要求存储器件具有更大的容量和更高的集成度。随着为了高集成度而减小存储单元的尺寸，存储器件中包括的用于存储器件的操作和电连接的操作电路和/或布线结构变得更加复杂。因此，需要具有提高的集成度和优异的电特性的存储器件。为了提高存储器件的存储容量和集成度，已经开发了包括以三维结构堆叠的存储单元的非易失性存储器件，例如，三维nand闪存器件。

2、在三维nand闪存器件中，在竖直方向上堆叠在衬底上的字线的数量可以根据增加存储块的容量的趋势而增加。连接到字线的行解码器的面积可以根据堆叠的字线的数量而增加。行解码器的面积是决定三维nand闪存器件的芯片尺寸的主要因素。存储芯片在x方向上的长度根据其中安装有存储芯片的封装的尺寸(例如，封装在x方向上的长度)来确定，并且因此，行解码器的面积可能受到限制。在这种情况下，堆叠的字线的数量可能受到行解码器的有限面积的限制，这可能导致存储块的容量被限制的缺点。

技术实现思路

1、一方面提供了具有不对称页缓冲器阵列架构的存储器件，该存储器件可以减小存储芯片的尺寸，同时不会根据存储块的容量的增加而限制堆叠的字线的数量。

2、根据一个或多个实施例的一方面，一种存储器件可以包括：多个存储平面，每个存储平面包括存储单元阵列、行解码器阵列和页缓冲器阵列，存储单元阵列包括多个非易失性存储单元，行解码器阵列通过在第一水平方向上延伸的多条字线连接到存储单元阵列中包括的多个非易失性存储单元，页缓冲器阵列通过在与第一水平方向交叉的第二水平方向上延伸的多条位线连接到存储单元阵列中包括的多个非易失性存储单元；外围电路结构，包括多个存储平面中的每一个存储平面中包括的行解码器阵列和多个存储平面中的每一个存储平面中包括的页缓冲器阵列；以及外围电路结构上的单元阵列结构，该单元阵列结构在外围电路结构上沿竖直方向与外围电路结构重叠，其中，单元阵列结构包括多个存储平面中的每一个存储平面的存储单元阵列、以及其中多条字线在第一水平方向和第二水平方向上彼此平行延伸并且在竖直方向上彼此重叠的字线阶梯区域，其中，在多个存储平面的每一个存储平面中，页缓冲器阵列被划分为与存储单元阵列的在竖直方向上与行解码器阵列的一部分重叠的部分区域的位线连接的页缓冲器阵列、以及与未包括在该部分区域中的其他位线连接的页缓冲器阵列。

3、根据一个或多个实施例的另一方面，一种存储器件可以包括：多个存储平面，每个存储平面包括存储单元阵列、行解码器阵列和页缓冲器阵列，存储单元阵列包括多个非易失性存储单元，行解码器阵列通过在第一水平方向上延伸的多条字线连接到存储单元阵列中包括的多个非易失性存储单元，页缓冲器阵列通过在与第一水平方向交叉的第二水平方向上延伸的多条位线连接到存储单元阵列中包括的多个非易失性存储单元；外围电路结构，包括多个存储平面中的每一个存储平面中包括的行解码器阵列和多个存储平面中的每一个存储平面中包括的页缓冲器阵列，行解码器阵列在外围电路结构的一个边缘上；以及外围电路结构上的单元阵列结构，该单元阵列结构在外围电路结构上沿竖直方向与外围电路结构重叠，其中，单元阵列结构包括多个存储平面中的每一个存储平面的存储单元阵列、以及其中多条字线在第一水平方向和第二水平方向上彼此平行延伸并且在竖直方向上彼此重叠的字线阶梯区域，其中，在多个存储平面的每一个存储平面中，页缓冲器阵列被划分为与存储单元阵列的在竖直方向上与行解码器阵列的一部分重叠的部分区域的位线连接的页缓冲器阵列、以及与未包括在该部分区域中的其他位线连接的页缓冲器阵列。

4、根据一个或多个实施例的又一方面，一种存储器件可以包括：多个存储平面，每个存储平面包括存储单元阵列、行解码器阵列和页缓冲器阵列，存储单元阵列包括多个非易失性存储单元，行解码器阵列通过在第一水平方向x上延伸的多条字线连接到存储单元阵列中包括的多个非易失性存储单元，页缓冲器阵列通过在与第一水平方向交叉的第二水平方向y上延伸的多条位线连接到存储单元阵列中包括的多个非易失性存储单元；外围电路结构，包括多个存储平面中的每一个存储平面中包括的行解码器阵列和多个存储平面中的每一个存储平面中包括的页缓冲器阵列，行解码器阵列在外围电路结构的一个边缘上，并且页缓冲器阵列在外围电路结构的沿第二水平方向的两侧上；以及外围电路结构上的单元阵列结构，该单元阵列结构在外围电路结构上沿竖直方向与外围电路结构重叠，其中，单元阵列结构包括多个存储平面中的每一个存储平面的存储单元阵列、以及其中多条字线在第一水平方向和第二水平方向上彼此平行延伸并且在竖直方向上彼此重叠的字线阶梯区域，其中，在多个存储平面的每一个存储平面中，页缓冲器阵列被划分为与存储单元阵列的在竖直方向上与行解码器阵列的一部分重叠的部分区域的位线连接的页缓冲器阵列、以及与未包括在该部分区域中的其他位线连接的页缓冲器阵列。

技术特征：

1.一种存储器件，包括：

2.根据权利要求1所述的存储器件，其中：

3.根据权利要求2所述的存储器件，其中，所述第一行解码器阵列包括行解码器电路，所述行解码器电路向从所述存储单元阵列中包括的多个存储块之中选择的与所述行解码器阵列相对应的存储块的字线提供驱动信号。

4.根据权利要求2所述的存储器件，其中：

5.根据权利要求4所述的存储器件，其中，所述第一页缓冲器阵列和所述第二页缓冲器阵列均包括在所述第二水平方向上布置成行的多个页缓冲器。

6.根据权利要求5所述的存储器件，其中，所述第一页缓冲器阵列中在所述第二水平方向上布置成行的页缓冲器的数量大于所述第二页缓冲器阵列中在所述第二水平方向上布置成行的页缓冲器的数量。

7.根据权利要求5所述的存储器件，其中，所述第一页缓冲器阵列中在所述第二水平方向上布置成行的页缓冲器的数量小于所述第二页缓冲器阵列中在所述第二水平方向上布置成行的页缓冲器的数量。

8.根据权利要求4所述的存储器件，其中：

9.根据权利要求4所述的存储器件，其中：

10.根据权利要求4所述的存储器件，其中：

11.根据权利要求10所述的存储器件，其中，所述第一存储平面和所述第二存储平面中的每一个存储平面的所述第一行解码器阵列、以及所述第三存储平面和所述第四存储平面中的每一个存储平面的所述第二行解码器阵列与所述外围电路结构在所述第一水平方向上的长度的中心部分相邻。

12.根据权利要求10所述的存储器件，其中，所述第一存储平面和所述第二存储平面中的每一个存储平面的所述行解码器阵列、以及所述第三存储平面和所述第四存储平面中的每一个存储平面的所述行解码器阵列与所述外围电路结构在所述第一水平方向上的长度的外边缘相邻。

13.根据权利要求1所述的存储器件，其中：

14.根据权利要求13所述的存储器件，其中，所述第一金属焊盘和所述第二金属焊盘中的每一个的材料是铜。

15.根据权利要求1所述的存储器件，其中：

16.根据权利要求1所述的存储器件，其中，所述单元阵列结构包括至少一个芯片，所述至少一个芯片包括所述存储单元阵列。

17.一种存储器件，包括：

18.根据权利要求17所述的存储器件，其中：

19.一种存储器件，包括：

20.根据权利要求19所述的存储器件，其中：

技术总结提供一种具有不对称页缓冲器阵列架构的存储器件。该存储器件包括：存储单元阵列，其中多个存储平面中的每一个存储平面包括在单元阵列结构中；以及行解码器阵列和页缓冲器阵列，包括在与单元阵列结构竖直地重叠的外围电路结构中。行解码器阵列掩埋在与单元阵列结构的字线阶梯区域竖直地重叠的区域、以及存储单元阵列的与字线阶梯区域相邻的部分区域中。在页缓冲器阵列中，存储单元阵列的其中掩埋有行解码器阵列的部分区域的位线连接到第一页缓冲器阵列，并且不包括在该部分区域中的位线连接到第二页缓冲器阵列。技术研发人员：秋敎秀,边大锡受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/18