SRAM单元、存储器中计算器件和操作基于SRAM的电路的方法与流程

本申请的实施例涉及sram单元、存储器中计算器件和操作基于sram的电路的方法。

背景技术：

1、电子行业对更小、更快的电子设备的需求不断增长，这些设备能够同时支持更多越来越复杂和复杂的功能。因此，在半导体行业中，制造低成本、高性能和低功耗集成电路(ic)的趋势持续存在。到目前为止，这些目标在很大程度上是通过按比例缩小半导体ic尺寸(例如，最小部件尺寸)来实现的，从而提高了生产效率并降低了相关成本。然而，这种按比例缩小也增加了半导体制造工艺的复杂性。因此，实现半导体ic和器件的持续进步需要半导体制造工艺和技术的类似进步。

2、作为一个示例，静态随机存取存储器(sram)器件已成为各种应用中的流行选择，部分原因是其速度更快、功耗低、数据保持能力等。然而，与sram器件相关的许多挑战仍然存在。例如，写入能力是用于确定用于低功率操作的sram的最小操作电压(vmin)的关键因素。为了增强写入能力，高电流(hc)sram单元可以部分地通过适当地调整组成sram晶体管(例如，n型/p型晶体管)的有效沟道宽度(weff)的尺寸来设计，并且可以为高密度(hd)sram单元引入写入辅助技术，该sram单元具有用于组成sram晶体管的最小且相同的有效沟道宽度。然而，单独优化n型/p型晶体管的有效沟道宽度可能导致额外的成本和增加的工艺复杂性。此外，写入辅助技术的使用可能导致sram宏的面积损失、额外的功耗和降低的数据稳定性。此外，当应用于存储器中计算(cim)应用时，用于实现基于sram的cim器件的sram单元(或sram单元阵列)和外围电路可以利用大面积来执行逻辑门操作，从而导致低计算密度(例如，每单位面积的逻辑门的数量)。

3、因此，现有技术并没有被证明在所有方面都完全令人满意。

技术实现思路

1、根据本公开的实施例的一个方面，提供了一种静态随机存取存储器(sram)单元，包括：对称锁存器，包括交叉耦合到第二反相器的第一反相器，其中，第一反相器包括第一上拉晶体管和第一下拉晶体管，其中，第一上拉晶体管的漏极和第一下拉晶体管的漏极电耦合并限定第一储存节点q；第一n型通过门晶体管，具有耦合到写入位线(wbl)的第一漏极、耦合到第一储存节点q的第一源极和耦合到第一写入字线(wwl)的第一栅极；第一p型通过门晶体管，具有耦合到写入位线(wbl)的第二漏极和耦合到第一储存节点q的第二源极；以及p型晶体管，具有耦合到第一p型通过门晶体管的第二栅极的第三漏极、耦合到第二写入字线(wwlb)的第三源极和耦合到使能信号的第三栅极。

2、根据本公开的实施例的另一个方面，提供了一种操作基于静态随机存取存储器(sram)的电路的方法，包括：提供第一sram单元，第一sram单元包括：交叉耦合的反相器对，提供第一sram单元的储存部分；第一n型通过门晶体管和第一p型通过门晶体管，耦合在第一sram单元的储存部分的第一侧与写入位线(wbl)之间，其中，第一n型通过门晶体管的栅极耦合到第一写入字线(wwl)；和p型晶体管，耦合在第一p型通过门晶体管的栅极与第二写入字线(wwlb)之间，其中，p型晶体管的栅极耦合到使能信号；通过将使能信号设置为零(逻辑“0”)来激活p型晶体管；以及在激活p型晶体管之后，通过将第一写入字线(wwl)设置为vdd(逻辑“1”)和将第二写入字线设置为零(逻辑“0”)来激活第一n型通过门晶体管和第一p型通过门晶体管，其中，激活第一n型通过门晶体管和第一p型通过门晶体管使得来自wbl的数据被写入到第一sram单元的储存部分的第一储存节点。

3、根据本公开的实施例的又一个方面，提供了一种存储器中计算(cim)器件，包括：sram单元和外围电路，其中，sram单元包括：第一n型通过门晶体管和第一p型通过门晶体管，耦合在sram单元的储存部分的第一侧与写入位线wbl之间，其中，第一n型通过门晶体管的第一栅极耦合到第一写入字线(wwl)；第二n型通过门晶体管和第二p型通过门晶体管，耦合在sram单元的储存部分的与第一侧相对的第二侧与互补写入位线(wblb)之间，其中，第二n型通过门晶体管的第二栅极耦合到第一写入字线(wwl)；p型晶体管，耦合在第一p型通过门晶体管的栅极和第二p型通过门晶体管的栅极与第二写入字线(wwlb)之间；和读取端口，耦合在读取位线(rbl)与sram单元的储存部分的第二侧之间；以及其中，外围电路包括：写入反相器，被配置为接收输入信号(wwlb_in)并提供第二写入字线(wwlb)作为输出信号；第一读取反相器，包括第一输入端子和第一输出端子，第一输入端子耦合到读取位线(rbl)；和第二读取反相器，包括第二输入端子和第二输出端子，第二输入端子耦合到第一输出端子，并且第二输出端子被配置为基于第一写入字线(wwl)和输入信号(wwlb_in)提供逻辑门输出。

技术特征：

1.一种静态随机存取存储器单元，包括：

2.根据权利要求1所述的静态随机存取存储器单元，其中，所述第二反相器包括第二上拉晶体管和第二下拉晶体管，其中，所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极电耦合并且限定第二储存节点qb，并且其中，所述静态随机存取存储器单元还包括：

3.根据权利要求2所述的静态随机存取存储器单元，还包括耦合在读取位线与所述第二储存节点qb之间的读取端口。

4.根据权利要求3所述的静态随机存取存储器单元，其中，所述读取端口是包括第一n型晶体管和第二n型晶体管的单端读取端口，所述第一n型晶体管具有耦合到所述第二储存节点的第六栅极和耦合到所述第二n型晶体管的第六源极的第六漏极，所述第二n型晶体管还包括耦合到所述读取位线的第七漏极和耦合到读取字线的第七栅极。

5.根据权利要求1所述的静态随机存取存储器单元，其中，在写入操作期间，所述第一写入字线的脉冲宽度和所述第二写入字线的脉冲宽度小于所述使能信号的脉冲宽度。

6.根据权利要求5所述的静态随机存取存储器单元，其中，在所述写入操作期间，在所述使能信号被设置为零的时间段内，所述第一写入字线和所述第二写入字线分别被设置为vdd和零。

7.根据权利要求2所述的静态随机存取存储器单元，其中，所述第一n型通过门晶体管和所述第一p型通过门晶体管的组合有效地操作为耦合到所述第一储存节点q的第一传输门，并且其中，所述第二n型通过门晶体管和所述第二p型通过门晶体管的组合有效地操作为耦合到所述第二储存节点qb的第二传输门。

8.一种操作基于静态随机存取存储器的电路的方法，包括：

9.根据权利要求8所述的操作基于静态随机存取存储器的电路的方法，

10.一种存储器中计算器件，包括：

技术总结本申请的实施例公开了SRAM单元、存储器中计算器件和操作基于SRAM的电路的方法。SRAM单元包括交叉耦合到第二反相器的第一反相器。第一反相器包括第一上拉晶体管和第一下拉晶体管，其具有限定第一储存节点的耦合漏极。SRAM单元还包括第一N型通过门晶体管，其具有耦合到写入位线的第一漏极、耦合到第一储存节点的第一源极以及耦合到第一写入字线的第一栅极。SRAM单元还包括第一P型通过门晶体管，其具有耦合到写入位线的第二漏极和耦合到第一储存节点的第二源极。SRAM单元还包括P型晶体管，该P型晶体管具有耦合到第一P型通过门晶体管的第二栅极的第三漏极、耦合到第二写入字线的第三源极和耦合到使能信号的第三栅极。技术研发人员：尤韦翔,廖思雅,王振印受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/6/18