TFET-SRAM单元电路及其封装方法、阵列电路和电子设备

本技术涉及集成电路领域，特别是涉及一种tfet-sram单元电路及其封装方法、阵列电路和电子设备。

背景技术：

1、随着科技的不断发展，5g、人工智能等新兴技术不断涌现，可穿戴设备、移动终端、智能家居、环境监控、智慧城市等新一代物联网应用日益深入人们的生活，芯片的集成度不断提高，传统mosfet器件的功耗问题逐渐成为制约模块发展的重要原因之一。为解决续航问题，对低工作电压的低功耗芯片需求愈发强烈。作为物联网设备(internet of things，iot)的核心组成部分-mcu，其中静态随机存取存储器(sram)占用了50％以上的芯片面积，消耗了mcu的大部分静态功耗，因此sram的静态功耗问题的解决有助于推动低功耗设备的实现。目前关于在亚阈值电压下降低sram静态功耗的研究大多集中于优化sram外围逻辑电路，或引入读写辅助电路等方式，然而由于mosfet器件的固有缺点，静态功耗的进一步降低，效果仍十分有限。

2、而相比于mosfet器件，隧穿场效应晶体管(tfet管)作为非玻尔兹曼分布器件，具有更高的开关比和更低的亚阈值摆幅，这使得tfet器件在低电压低功耗领域具有广阔的应用前景。此外，由于tfet管不再受短沟道效应的影响，工艺尺寸更小，集成密度的提高，集成电路的成本也会降低。因此，tfet器件在替代mosfet器件方面潜力巨大。然而由于tfet器件的源极和漏极掺杂不均匀，具有单向导通性，从而使得一些传统的电路拓扑结构不再适用。tfet器件相对mosfet器件的导通电流更小且易受堆叠影响，导致tfet-sram单元电路的写能力较弱且写噪声容限较低，进而导致tfet-sram单元电路的写入速度较慢。在一些tfet-sram单元电路中，通过外接读写结构消除堆叠影响，从而提高电路的写入速度，但是此类tfet-sram单元电路的功耗较高。

3、针对相关技术中的tfet-sram单元电路通常难以兼顾写入速度和功耗的问题，目前还没有提出有效的解决方案。

技术实现思路

1、在本发明中提供了一种tfet-sram单元电路及其封装方法、阵列电路和电子设备，以解决相关技术中的tfet-sram单元电路通常难以兼顾写入速度和功耗的问题。

2、第一个方面，在本发明中提供了一种tfet-sram单元电路，所述单元电路包括锁存模块、第一开关模块、第二开关模块、第一写入模块、第二写入模块和读出模块；

3、所述锁存模块包括第一ptfet管、第二ptfet管、第一ntfet管和第二ntfet管，所述第一ptfet管的漏极、所述第一ntfet管的漏极、所述第二ptfet管的栅极和所述第二ntfet管的栅极相互连接并构成第一存储节点，所述第一ptfet管的栅极、所述第一ntfet管的栅极、所述第二ptfet管的漏极和所述第二ntfet管的漏极相互连接并构成第二存储节点；

4、所述第一ptfet管的源极通过所述第一开关模块连接电源，所述第二ptfet管的源极连接电源，所述第一ntfet管通过所述第二开关模块连接地，所述第二ntfet管连接地，所述第一存储节点通过所述第一写入模块连接电源且通过所述第二写入模块连接地，所述第二存储节点连接所述读出模块；

5、所述第一开关模块和所述第一写入模块均采用ptfet管，所述第二开关模块和第二写入模块均采用ntfet管。

6、在其中的一些实施例中，所述第一开关模块被配置为在保持数据时关闭、在读数据时导通、在写第一数据时关闭以及在写第二数据时导通；

7、所述第二开关模块被配置为在保持数据时关闭、在读数据时导通、在写第一数据时导通以及在写第二数据时关闭；

8、所述第一写入模块被配置为在保持数据时关闭、在读数据时关闭、在写第一数据时关闭以及在写第二数据时导通；

9、所述第二写入模块被配置为在保持数据时关闭，在读数据时关闭、在写第一数据时导通以及在写第二数据时关闭；

10、所述读出模块被配置为仅在读数据时工作。

11、在其中的一些实施例中，所述第一开关模块包括第三ptfet管和第四ptfet管；

12、所述第三ptfet管的源极、栅极和漏极分别连接电源、第一写行选择控制线和所述第一ptfet管的源极，所述第四ptfet管的源极、栅极和漏极分别连接电源、第一写列选择控制线和所述第一ptfet管的源极；

13、所述第二开关模块包括第三ntfet管和第四ntfet管；

14、所述第三ntfet管的源极、栅极和漏极分别连接地、第二写行选择控制线和所述第一ntfet管的源极，所述第四ntfet管的源极、栅极和漏极分别连接地、第二写列选择控制线和所述第一ntfet管的源极。

15、在其中的一些实施例中，所述第一写入模块包括第五ptfet管和第六ptfet管；

16、所述第五ptfet管的源极、栅极和漏极分别连接电源、第二写列选择控制线和所述第六ptfet管的源极，所述第六ptfet管的栅极和漏极分别连接第二写行选择控制线和所述第一存储节点；

17、所述第二写入模块包括第五ntfet管和第六ntfet管；

18、所述第五ntfet管的源极、栅极和漏极分别连接地、第一写列选择控制线和所述第六ntfet管的源极，所述第六ntfet管的栅极和漏极分别连接第一写行选择控制线和所述第一存储节点。

19、在其中的一些实施例中，所述读出模块包括第七ntfet管和第八ntfet管；

20、所述第七ntfet管的源极、栅极和漏极分别连接地、所述第二存储节点和所述第八ntfet管的源极，所述第八ntfet管的栅极和漏极分别连接读字线和读位线。

21、在其中的一些实施例中，在保持数据时，所述第一写行选择控制线、所述第一写列选择控制线、所述读字线和所述读位线均为低电平，所述第二写行选择控制线和所述第二写列选择控制线均为高电平；

22、在读数据时，所述第一写行选择控制线和所述第一写列选择控制线均为低电平，所述第二写行选择控制线、所述第二写列选择控制线和所述读字线均为高电平，所述读位线被预充至高电平；

23、在写所述第一数据时，所述第二写行选择控制线和所述读字线均为低电平，所述第一写行选择控制线、所述第一写列选择控制线和所述第二写列选择控制线均为高电平；

24、在写所述第二数据时，所述第二写行选择控制线、所述读字线、所述第一写列选择控制线和所述第二写列选择控制线均为低电平，所述第一写行选择控制线为高电平。

25、在其中的一些实施例中，所述第五ptfet管和所述第五ntfet管被同列的至少两个所述单元电路共用；

26、所述tfet-sram单元电路构成12t-sram单元电路。

27、第二个方面，在本发明中提供了一种tfet-sram阵列电路，所述阵列电路包括呈阵列分布的多个如第一个方面所述的tfet-sram单元电路；

28、同列所述单元电路共用同一第五ptfet管和同一第五ntfet管。

29、第三个方面，在本发明中提供了一种tfet-sram单元电路的封装方法，所述封装方法包括：

30、将第一个方面中所述的12t-sram单元电路中除第五ptfet管和第五ntfet管之外的电路部分封装成电路模块；

31、其中，所述电路模块包括电源引脚、地引脚、第一写行选择控制线引脚、第二写行选择控制线引脚、第一写列选择控制线引脚、第二写列选择控制线引脚、读字线引脚、读位线引脚、第五ptfet管的漏极引脚和第五ntfet管的漏极引脚。

32、第四个方面，在本发明中提供了一种电子设备，包括处理器，所述处理器采用第一个方面所述的tfet-sram单元电路或第二个方面所述的tfet-sram阵列电路。

33、与相关技术相比，本发明提供的tfet-sram单元电路，通过设置两条充放电路径，可以加速锁存模块的充放电速度，进而提高了单元电路的写入速度，以及在电路中，任意ptfet管的源极电压不低于漏极电压，任意ntfet管的漏极电压不低于源极电压。因此，本发明提供的tfet-sram单元电路不仅写入速度快，而且功耗比较低，解决了相关技术中的tfet-sram单元电路通常难以兼顾写入速度和功耗的问题。

34、本技术的一个或多个实施例的细节在以下附图和描述中提出，以使本技术的其他特征、目的和优点更加简明易懂。