随机存储器的制作方法

本申请涉及存储，特别涉及一种随机存储器。

背景技术：

1、随机存储器在进行读取数据(read)操作时，存储单元(memory cell)中存储的数据先与位线(bl，bit line)进行电荷分享(charge share)，再经过灵敏放大模块(sa，senseamplifier)进行放大，最后经过列选通信号线(yst，y select terminal)控制的开关传输到输入输出线(i/o，input/output)上；相反地，随机存储器在进行写入数据(write)操作时，外部通过输入输出线上的写入驱动器(write driver)写入数据，写入的数据经过列选通信号线控制的开关传输到灵敏放大模块，然后经过灵敏放大模块放大，最终被存储到存储单元中。

2、随机存储器一般包括若干有序排列的存储块(memory block)、列译码器及驱动器(y_decoder&driver)、若干列选通信号线、灵敏放大器和输入输出线及写入驱动器(i/o&write driver)，其中列选通信号线横跨所有的存储块，每根列选通信号线上挂着每个存储块内的开关。这样，当列选通信号线较长时，列选通信号线上的走线电阻和寄生电容以及开关管的等效电容会明显影响列选通信号线访问不同存储块的速度。特别是访问列选通信号线远端(远离列译码器的一端)和近端(靠近列译码器的一端)对应的存储块的速度差异较大。

技术实现思路

1、为了解决上述问题，本申请提供一种随机存储器，能够降低访问列选通信号线远、近端对应的存储块的速度差异。

2、为解决上述技术问题，本申请采用的一个技术方案是：提供一种随机存储器，包括：存储阵列，包括至少一列存储块，每个所述存储块包括多条字线、多对互补位线对和多个存储单元，每一所述存储单元均耦接一条所述字线和一对所述互补位线对；列选择电路，包括多条列选通信号线、多个驱动模块及多个列选通模块，所述多条列选通信号线跨越n个所述存储块，每一所述列选通信号线由至少两个所述驱动模块驱动，每个所述列选通模块均与一对所述互补位线对耦接；输入输出电路，包括m对互补中间输入输出线对；其中，至少两个所述驱动模块驱动一条所述列选通信号线控制m个列选通模块选通m对所述互补位线对与m对所述互补中间输入输出线对。

3、其中，所述一列存储块包括至少两列子存储块，每一所述列选通信号线包括至少两条子列选通信号线，每一所述子列选通信号线跨越相对应的一列所述子存储块，且耦接对应的一个所述驱动模块。

4、其中，所述列选择电路更包括列选通信号产生电路，所述列选通信号产生电路根据所需访问的所述存储单元选择一条所述列选通信号线，并在所选择的所述列选通信号线的所述至少两条子列选通信号线中择一驱动，以使与所述所需访问的存储单元对应的一对所述互补位线对与所述互补中间输入输出线对选通。

5、其中，所述列选择电路更包括列选通信号产生电路，所述列选通信号产生电路根据所需访问的所述存储单元选择一条所述列选通信号线，并同时从两端驱动所选择的所述列选通信号线，以使与所述所需访问的存储单元对应的一对所述互补位线对与所述互补中间输入输出线对选通。

6、其中，所述列选通信号线的两端分别耦接一个所述驱动模块，所述列选通信号产生电路设置在所述存储阵列的中间一侧，所述列选通信号产生电路产生的列选通信号同时到达两个所述驱动模块，使得两个所述驱动模块分别同时从所述列选通信号线的两端驱动所述列选通信号线。

7、其中，所述列选通信号产生电路与所述驱动模块耦接，其中，所述驱动模块将所述列选通信号产生电路输出至所述驱动模块的列选通信号整形成用于驱动所述列选通信号线的驱动信号。

8、其中，所述列选通信号产生电路对地址信号译码产生不同的列选通信号以选择所需驱动的所述列选通信号线。

9、其中，一条所述列选通信号线耦接n*m个所述列选通模块，当至少两个所述驱动模块驱动一条所述列选通信号线时，n*m个所述列选通模块均导通，其中n为一列所述存储块所包含的存储块数量。

10、其中，所述互补位线对包括目标位线及互补位线，所述互补中间输入输出线对包括目标中间输入输出线及互补中间输入输出线，所述列选通模块包括：第一开关，其控制端耦接对应的所述列选通信号线，其第一通路端耦接对应的所述目标位线，其第二通路端耦接对应的所述目标中间输入输出线；第二开关，其控制端耦接对应的所述列选通信号线，其第一通路端耦接对应的所述互补位线，其第二通路端耦接对应的所述互补中间输入输出线。

11、其中，所述随机存储器还包括：多个初始化模块，其中，每个所述初始化模块均耦接一对对应的所述互补位线对，以在预充电阶段将所述对应的互补位线对充电至初始化电位。

12、其中，所述随机存储器还包括灵敏放大电路，所述灵敏放大电路包括多个灵敏放大模块，其中，每个所述灵敏放大模块均与一对对应的所述互补位线对耦接，以对所述对应的互补位线对执行信号放大操作。

13、其中，所述互补位线对包括目标位线及互补位线，所述目标位线耦接所述存储单元，所述灵敏放大电路包括：第一反相单元，耦接在对应的所述目标位线与所述互补位线之间，其中，在所述字线控制所述存储单元开启时，所述目标位线上的目标位线电压根据所述存储单元存储的逻辑电平而从所述初始化电位发生偏移，所述第一反相单元基于偏移后的所述目标位线电压翻转，将所述互补位线上的互补位线电压拉至第一逻辑的强电位；第二反相单元，耦接在对应的所述互补位线与所述目标位线之间，其中，在所述互补位线电压被拉至置于所述第一逻辑的强电位时，所述第二反相单元基于所述互补位线电压翻转，将所述目标位线电压拉至第二逻辑的强电位，所述第二逻辑与所述第一逻辑相反。

14、其中，所述驱动模块包括二级反相器。

15、本申请实施例的有益效果是：区别于现有技术，本申请提供的随机存储器包括：存储阵列，包括至少一列存储块，每个所述存储块包括多条字线、多对互补位线对和多个存储单元，每一所述存储单元均耦接一条所述字线和一对所述互补位线对；列选择电路，包括多条列选通信号线、多个驱动模块及多个列选通模块，所述多条列选通信号线跨越n个所述存储块，每一所述列选通信号线由至少两个所述驱动模块驱动，每个所述列选通模块均与一对所述互补位线对耦接；输入输出电路，包括m对互补中间输入输出线对；其中，至少两个所述驱动模块驱动一条所述列选通信号线控制m个列选通模块选通m对所述互补位线对与m对所述互补中间输入输出线对。通过上述的方式，为每条列选通信号线都配置为由至少两个驱动模块驱动：随机存储器中的存储块按一列排列时，跨越全部所述存储块的列选通信号线的两端与驱动模块驱动耦接，从而降低所述列选通信号线访问不同存储块的速度差异；进一步地，随机存储器中的存储块分成至少两列子存储块排列时，跨越每一列所述子存储块的子列选通信号线的一端或者两端与驱动模块驱动耦接，从而降低所述子列选通信号线访问同一列中不同所述存储块的速度差异。

技术特征：

1.一种随机存储器，其特征在于，包括：

2.根据权利要求1所述的随机存储器，其特征在于，所述一列存储块包括至少两列子存储块，每一所述列选通信号线包括至少两条子列选通信号线，每一所述子列选通信号线跨越相对应的一列所述子存储块，且耦接对应的一个所述驱动模块。

3.根据权利要求2所述的随机存储器，其特征在于，所述列选择电路更包括列选通信号产生电路，所述列选通信号产生电路根据所需访问的所述存储单元选择一条所述列选通信号线，并在所选择的所述列选通信号线的所述至少两条子列选通信号线中择一驱动，以使与所述所需访问的存储单元对应的一对所述互补位线对与所述互补中间输入输出线对选通。

4.根据权利要求1所述的随机存储器，其特征在于，所述列选择电路更包括列选通信号产生电路，所述列选通信号产生电路根据所需访问的所述存储单元选择一条所述列选通信号线，并同时从两端驱动所选择的所述列选通信号线，以使与所述所需访问的存储单元对应的一对所述互补位线对与所述互补中间输入输出线对选通。

5.根据权利要求4所述的随机存储器，其特征在于，所述列选通信号线的两端分别耦接一个所述驱动模块，所述列选通信号产生电路设置在所述存储阵列的中间一侧，所述列选通信号产生电路产生的列选通信号同时到达两个所述驱动模块，使得两个所述驱动模块分别同时从所述列选通信号线的两端驱动所述列选通信号线。

6.根据权利要求3或权利要求4所述的随机存储器，其特征在于，所述列选通信号产生电路与所述驱动模块耦接，其中，所述驱动模块将所述列选通信号产生电路输出至所述驱动模块的列选通信号整形成用于驱动所述列选通信号线的驱动信号。

7.根据权利要求3或权利要求4所述的随机存储器，其特征在于，所述列选通信号产生电路对地址信号译码产生不同的列选通信号以选择所需驱动的所述列选通信号线。

8.根据权利要求1所述的随机存储器，其特征在于，一条所述列选通信号线耦接n*m个所述列选通模块，当至少两个所述驱动模块驱动一条所述列选通信号线时，n*m个所述列选通模块均导通，其中n为一列所述存储块所包含的存储块数量。

9.根据权利要求1所述的随机存储器，其特征在于，所述互补位线对包括目标位线及互补位线，所述互补中间输入输出线对包括目标中间输入输出线及互补中间输入输出线，所述列选通模块包括：

10.根据权利要求1所述的随机存储器，其特征在于，所述随机存储器还包括：

11.根据权利要求10所述的随机存储器，其特征在于，所述随机存储器还包括灵敏放大电路，所述灵敏放大电路包括多个灵敏放大模块，其中，每个所述灵敏放大模块均与一对对应的所述互补位线对耦接，以对所述对应的互补位线对执行信号放大操作。

12.根据权利要求11所述的随机存储器，其特征在于，所述互补位线对包括目标位线及互补位线，所述目标位线耦接所述存储单元，所述灵敏放大模块包括：

13.根据权利要求1所述的随机存储器，其特征在于，每个所述驱动模块包括二级反相器。

技术总结本申请公开了一种随机存储器，该随机存储器包括：存储阵列，包括至少一列存储块，每个存储块包括多条字线、多对互补位线对和多个存储单元，每一存储单元均耦接一条字线和一对互补位线对；列选择电路，包括多条列选通信号线、多个驱动模块及多个列选通模块，多条列选通信号线跨越N个存储块，每一列选通信号线由至少两个驱动模块驱动，每个列选通模块均与一对互补位线对耦接；输入输出电路，包括多对互补输入输出线对；其中，至少两个驱动模块驱动一条列选通信号线控制M个列选通模块选通M对互补位线对与M对互补中间输入输出线对。通过上述方式，能够降低列选通信号线访问同一列中不同存储块的速度差异。技术研发人员：杜宇,杨一哲受保护的技术使用者：兆易创新科技集团股份有限公司技术研发日：技术公布日：2024/6/5