存储器装置、纠错码电路及其操作方法和配置方法与流程

在此描述的本公开的实施例涉及集成电路装置，更具体地，涉及具有纠错能力的集成电路存储器装置及操作集成电路存储器装置的方法。

背景技术：

1、半导体存储器装置通常被分类为易失性存储器装置(诸如，静态随机存取存储器(sram)或动态随机存取存储器(dram))或者非易失性存储器装置(诸如，闪存装置、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)或铁电ram(fram))，在易失性存储器装置中，当电源关闭时存储的数据消失，在非易失性存储器装置中，即使当电源关闭时存储的数据也被保持。如本领域技术人员将理解的那样，dram被广泛用作计算系统的系统存储器、缓冲存储器或工作存储器。

2、另外，随着dram的集成度增加，每个存储器单元的尺寸减小，并且存储器单元中的数据错误的频率增加。因此，正在开发用于纠正dram装置中可能发生的错误的各种纠错技术。

技术实现思路

1、本公开的实施例提供了一种具有提高的可靠性但具有简化的结构的纠错码电路和包括该纠错码电路的存储器装置以及该纠错码电路的操作方法。

2、根据实施例，一种存储器装置包括存储器单元阵列和纠错码(ecc)电路，纠错码(ecc)电路纠正从存储器单元阵列读出的数据码的错误。ecc电路包括：校正子计算单元，基于数据码和h矩阵来计算多个校正子；错误位置检测单元，基于所述多个校正子生成错误向量；以及错误纠正单元，基于错误向量纠正数据码的错误并输出纠正后的数据。错误位置检测单元被配置为通过基于错误位置多项式对多个域元素之中的第0域元素执行第0错误位置运算来生成与第0域元素对应的第0错误向量元素，并且基于第0错误位置运算的结果生成与第一域元素对应的第一错误向量元素。

3、根据实施例，一种被配置为纠正存储在存储器装置中的数据码的错误的ecc电路包括：校正子生成单元，基于h矩阵和从存储器装置读出的数据码生成多个校正子，错误位置检测单元，基于所述多个校正子和h矩阵的多个域元素生成错误向量，以及错误纠正单元，基于错误向量纠正数据码的错误。错误位置检测单元包括：系数计算器，基于所述多个校正子生成在错误位置多项式中使用的多个系数；以及错误向量生成器，基于所述多个系数生成错误向量。错误向量生成器包括被配置为对多个对执行错误位置运算的多个对校验器。所述多个对包括所述多个域元素之中的至少两个域元素。所述多个对中的每个对中包括的所述至少两个域元素可满足预定条件。

4、根据另一实施例，一种ecc电路的操作方法包括：基于数据码生成多个校正子，基于所述多个校正子生成错误向量，以及基于错误向量纠正数据码的错误。生成错误向量的步骤包括：通过基于所述多个校正子对第一域元素执行错误位置运算来生成与第一域元素对应的第一错误向量元素，以及基于对第一域元素的错误位置运算的结果来生成与第二域元素对应的第二错误向量元素。第一域元素和第二域元素可被设置为满足预定规则。

5、根据另一实施例，一种ecc电路的配置方法包括：基于数据码的长度和纠错能力确定由多个域元素组成的h矩阵，基于预定规则将h矩阵的所述多个域元素配置为多个对，以及基于所述多个对配置错误位置检测单元。所述多个对中的每个对包括所述多个域元素中的至少两个域元素，并且所述多个对中的每个对中包括的所述至少两个域元素被确定为满足预定规则。错误位置检测单元包括多个对校验器，所述多个对校验器被配置为生成与所述多个对中的每个对应的至少两个错误向量元素。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中，所述eld单元包括：

3.根据权利要求2所述的存储器装置，其中，错误向量生成器包括：

4.根据权利要求3所述的存储器装置，其中，第0域元素和第一域元素满足以下关系：αp1＝αp0+αj，其中，αp0表示第0域元素，αp1表示第一域元素，并且αj表示设计h矩阵所需的伽罗瓦域的所述多个域元素中的一个域元素。

5.根据权利要求4所述的存储器装置，其中，第0对校验器包括：

6.根据权利要求5所述的存储器装置，其中，第一系数对应于第一校正子的平方；其中，第二系数对应于第一校正子；其中，第0系数对应于第一校正子的三次方与第三校正子之和；其中，第一公共系数对应于“αj和第一校正子的乘积”与“第一校正子的平方和αj的乘积”之和；其中，第一校正子对应于数据码与h矩阵的上部矩阵的乘积；其中，第三校正子对应于数据码与h矩阵的下部矩阵的乘积。

7.根据权利要求5所述的存储器装置，其中，错误向量生成器还包括：

8.根据权利要求7所述的存储器装置，其中，第0域元素、第一域元素、第二域元素和第三域元素中的每个对应于h矩阵的多个列中的一个列；并且其中，第0域元素、第一域元素、第二域元素和第三域元素是彼此独立的二进制向量。

9.根据权利要求7所述的存储器装置，其中，第一对校验器包括：

10.根据权利要求5所述的存储器装置，其中，第0对校验器被配置为生成针对第二域元素的第二错误向量元素。

11.根据权利要求10所述的存储器装置，其中，第0域元素和第二域元素满足以下关系：αp2＝αp0+αk，其中，αp0表示第0域元素，αp2表示第二域元素，并且αk表示设计h矩阵所需的伽罗瓦域的所述多个域元素中的与αj不同的一个域元素。

12.根据权利要求11所述的存储器装置，其中，第0对校验器还包括：

13.根据权利要求5所述的存储器装置，其中，第0对校验器还包括：

14.根据权利要求1至13中的任一项所述的存储器装置，还包括：

15.根据权利要求14所述的存储器装置，还包括：

16.一种纠错码ecc电路，被配置为纠正存储在存储器装置中的数据码中的错误，所述ecc电路包括：

17.根据权利要求16所述的ecc电路，其中，数据码的长度是“a”位，其中，“a”是自然数；其中，所述多个对校验器的数量是“b”，其中，“b”是小于“a”的自然数。

18.根据权利要求16所述的ecc电路，

19.根据权利要求18所述的ecc电路，其中，所述多个对校验器中的第m对校验器包括：

20.一种纠错码ecc电路的操作方法，包括：

技术总结公开了存储器装置、纠错码电路及其操作方法和配置方法。所述存储器装置包括存储器单元阵列和纠错码(ECC)电路。被配置为纠正从存储器单元阵列读出的数据码中的错误的ECC电路包括：(i)校正子计算单元，被配置为基于数据码和H矩阵来运算多个校正子，(ii)错误位置检测单元，被配置为基于所述多个校正子生成错误向量，以及(iii)错误纠正单元，被配置为基于错误向量纠正数据码内的错误，并且输出纠正后的数据。技术研发人员：李明奎,姜晟默,赵诚慧,金大贤,孙教民,李起准受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/5