一种处理方法、电子设备、存储器与流程

本申请涉及延迟校准，尤其涉及一种处理方法、电子设备、存储器。

背景技术：

1、对于电子设备而言，或者说对于电子设备中具有输入/输出接口的存储器等器件而言，通常采用延迟器件进行接口时序训练，以确保数据信号与时钟信号之间的正确时序关系。由此可见，延迟器件对于时钟信号的正确调控，对于电子设备的工作而言至关重要。

技术实现思路

1、有鉴于此，本申请提供了一种处理方法、电子设备、存储器，方案如下：

2、一种处理方法，用于延迟组件的校准，该处理方法包括：

3、响应于校准指令，所述延迟组件进行n次校准操作，输出n个延迟值，所述n个延迟值与所述n次校准操作一一对应，n≥2；

4、基于所述n个延迟值获取目标延迟值；

5、将所述目标延迟值作为所述延迟组件的延迟线路的延迟值，以降低所述延迟组件的校准误差。

6、可选的，响应于校准指令，所述延迟组件进行n次校准操作包括：

7、响应于校准指令，所述延迟组件进行第i次校准操作，输出第i个延迟值，1≤i≤n；

8、其中，响应于校准指令，所述延迟组件进行第i次校准操作，输出第i个延迟值包括：

9、响应于校准指令，所述延迟组件进行第一校准操作，输出第一延迟值；

10、之后，所述延迟组件进行第二校准操作，输出第二延迟值；

11、基于所述第一延迟值和所述第二延迟值的平均值输出所述第i个延迟值；

12、所述第一校准操作和所述第二校准操作间隔第一预设时间。

13、可选的，还包括：

14、获取电源组件的噪声振荡周期；

15、基于所述电源组件的噪声振荡周期得到所述第一预设时间；

16、其中，所述第一预设时间记为t，t＝(k+0.5)*t1，k为大于或等于1的整数，t1为所述电源组件的噪声振荡周期；

17、所述电源组件为所述延迟组件供电。

18、可选的，获取电源组件的噪声振荡周期包括：

19、基于所述电源组件的阻抗获取所述电源组件的共振频率；

20、所述共振频率记为f，t1＝1/f；

21、其中，所述共振频率为所述电源组件的阻抗为最大值时所对应的电源噪声的频率。

22、可选的，基于所述n个延迟值获取目标延迟值包括：

23、基于所述n个延迟值的平均值获取所述目标延迟值。

24、可选的，响应于校准指令，所述n次校准操作中第n次校准操作和第n+1次校准操作间隔第二预设时间；

25、其中，1≤n≤n，且所述第二预设时间大于或等于0。

26、一种电子设备，包括：

27、延迟组件，所述延迟组件响应于校准指令进行n次校准操作，输出n个延迟值，所述n个延迟值与所述n次校准操作一一对应，n≥2；

28、处理器，所述处理器基于所述n个延迟值获取目标延迟值，所述目标延迟值为所述延迟组件的延迟线路的延迟值，以降低所述延迟组件的校准误差。

29、可选的，所述n次校准操作中第i次校准操作包括第一校准操作和第二校准操作，所述延迟组件进行所述第一校准操作输出第一延迟值，所述延迟组件进行所述第二校准操作输出第二延迟值；所述第一校准操作和所述第二校准操作间隔第一预设时间；

30、所述处理器基于所述第一延迟值和所述第二延迟值的平均值得到所述目标延迟值；

31、所述电子设备的电源组件的噪声振荡周期为t1，所述第一预设时间记为t，t＝(k+0.5)*t1，k为大于或等于1的整数。

32、可选的，所述延迟组件包括延迟锁相环；

33、所述延迟锁相环响应于所述校准指令进行所述n次校准操作，输出所述n个延迟值。

34、一种存储器，包括：延迟组件和处理器；

35、响应于校准指令，所述延迟组件进行n次校准操作，输出n个延迟值，所述n个延迟值与所述n次校准操作一一对应，n≥2；

36、所述处理器基于所述n个延迟值获取目标延迟值，所述目标延迟值为所述延迟组件的延迟线路的延迟值，以降低所述延迟组件的校准误差。

37、相比于现有技术，本申请的有益效果如下：

38、本申请提供的处理方法包括：对延迟组件进行校准时，延迟组件会响应于延迟指令进行n次校准操作，输出n个延迟值，n≥2，即对延迟组件进行校准时，延迟组件会响应于延迟指令进行多次校准操作，并且得到多个延迟值，之后基于多个延迟值得到目标延迟值，该目标延迟值将作为延迟组件的延迟线路的延迟值对时钟信号进行调控，以较低延迟组件的校准误差。

技术特征：

1.一种处理方法，用于延迟组件的校准，该处理方法包括：

2.根据权利要求1所述的处理方法，响应于校准指令，所述延迟组件进行n次校准操作包括：

3.根据权利要求2所述的处理方法，还包括：

4.根据权利要求3所述的处理方法，获取电源组件的噪声振荡周期包括：

5.根据权利要求1所述的处理方法，基于所述n个延迟值获取目标延迟值包括：

6.根据权利要求1所述的处理方法，响应于校准指令，所述n次校准操作中第n次校准操作和第n+1次校准操作间隔第二预设时间；

7.一种电子设备，包括：

8.根据权利要求7所述的电子设备，所述n次校准操作中第i次校准操作包括第一校准操作和第二校准操作，所述延迟组件进行所述第一校准操作输出第一延迟值，所述延迟组件进行所述第二校准操作输出第二延迟值；所述第一校准操作和所述第二校准操作间隔第一预设时间；

9.根据权利要求7所述的电子设备，其特征在于，所述延迟组件包括延迟锁相环；

10.一种存储器，包括：延迟组件和处理器；

技术总结本申请提供了一种处理方法、电子设备、存储器，涉及延迟校准技术领域，该处理方法包括：对延迟组件进行校准时，延迟组件会响应于延迟指令进行N次校准操作，输出N个延迟值，N≥2，即对延迟组件进行校准时，延迟组件会响应于延迟指令进行多次校准操作，并且得到多个延迟值，之后基于多个延迟值得到目标延迟值，该目标延迟值将作为延迟组件的延迟线路的延迟值对时钟信号进行调控，以较低延迟组件的校准误差。技术研发人员：刘可勇受保护的技术使用者：鼎道智芯（上海）半导体有限公司技术研发日：技术公布日：2024/6/5