存储器、存储器的控制方法和存储系统

本公开涉及电路领域，更具体地涉及一种存储器、存储器的控制方法和存储系统。

背景技术：

1、存储芯片严重依赖片外数据访问。通常采用内容可寻址存储器(contentaddressable memory,cam)作为存储芯片的片内存储器来降低片外数据访问。cam是一种成熟的硅基cmos电路设计范例，它通过将输入的搜索数据与存储的数据表做比较，输出匹配数据的地址。cam因其搜索速度快、支持多种应用场景、降低片外数据访问功耗等多重优势而得到了广泛研究。

2、目前主流的硅基cmos内容可寻址存储器主要有或非型(nor型)、与非型(nand型)两种单元结构。具体来说，或非型结构速度快，但是功耗更高；与非型结构相对功耗更低，但是噪声容限不够大，且延时随着单元数量成平方增长。因此，无法在追求高性能时兼顾降低功耗，此外，即便采用cam，庞大的索引条目数量也不能完全在存储芯片内存储，仍然需要片外访存，这会导致系统能耗增大。

技术实现思路

1、鉴于上述问题，本公开提供了一种存储器、存储器的控制方法和存储系统。

2、根据本公开的第一个方面，提供了一种存储器，包括：搜索线，被配置为接收搜索信号；行线，被配置为输出电平信号；字线译码器，被配置为根据搜索信号对搜索线和行线进行预充电；驱动电路，被配置为对行线进行处理，得到电平信号，驱动电路包括：具有相同电路结构的第一驱动电路和第二驱动电路，其中，电路结构包括：阵列级门控，阵列级门控的第一端连接字线译码器，阵列级门控被配置为根据第一控制信号确定行线的导通；行级门控，行级门控的第一端连接阵列级门控的第二端，行级门控被配置为根据第二控制信号确定行线的导通；存储器单元，存储器单元的第一端连接行级门控的第二端，存储器单元被配置为根据搜索信号和存储信号的匹配情况，确定行线输出的电平信号；或门，被配置为接收存储器单元输出的电平信号，根据电平信号确定目标电平信号；寻址结果编码器，被配置为根据目标电平信号确定与搜索信号匹配的寻址结果。

3、根据本公开的实施例，行级门控包括：传输门，传输门的第一端作为行级门控的第一端，传输门的第二端作为行级门控的第二端；控制单元，控制单元的第一端连接传输门的第三端，控制单元的第二端连接传输门的第四端；控制单元被配置为根据第二控制信号确定传输门的导通。

4、根据本公开的实施例，控制单元包括：第一反相器模块，包括第一反相器和第二反相器；基于第一反相器的第一端和第二反相器的第二端得到第一反相器模块的第一端，第一反相器模块的第一端作为控制单元的第一端；基于第一反相器的第二端和第二反相器的第一端得到第一反相器模块的第二端，第一反相器模块的第二端作为控制单元的第二端；第一晶体管，第一晶体管的第一端连接第一位线，第一晶体管的第二端连接第一字线，第一晶体管的第三端连接第一反相器模块的第一端，第一晶体管被配置为接收第一位线输出的第二控制信号，并将第二控制信号发送给第一反相器模块的第一端；第二晶体管，第二晶体管的第一端连接第一反相器模块的第二端，第二晶体管的第二端连接第一字线，第二晶体管的第三端连接第二位线，第二晶体管被配置为接收第二位线输出的第二控制信号，并将第二控制信号发送给第一反相器模块的第二端。

5、根据本公开的实施例，第二制信号包括第一控制子信号和第二控制子信号；若第一反相器模块的第一端输出第一控制子信号，第一反相器模块的第二端输出第二控制子信号，则传输门导通；若第一反相器模块的第一端输出第二控制子信号，第一反相器模块的第二端输出第一控制子信号，则传输门断开。

6、根据本公开的实施例，搜索线包括第一搜索线和第二搜索线，存储器单元包括：第二反相器模块，包括第三反相器和第四反相器；基于第三反相器的第一端和第四反相器的第二端得到第二反相器模块的第一端；基于第三反相器的第二端和第四反相器的第一端得到第二反相器模块的第二端；第三晶体管，第三晶体管的第一端连接第三位线，第三晶体管的第二端连接第二字线，第三晶体管的第三端连接第二反相器模块的第一端，第三晶体管被配置为接收第三位线输出的存储信号，并将存储信号发送给第二反相器模块的第一端；第四晶体管，第四晶体管的第一端连接第二反相器模块的第二端，第四晶体管的第二端连接第二字线，第四晶体管的第三端连接第四位线，第四晶体管被配置为接收第四位线输出的存储信号，并将存储信号发送给第二反相器模块的第二端；第五晶体管，第五晶体管的第一端连接行线，第五晶体管的第二端连接第一搜索线；第六晶体管，第六晶体管的第一端接地，第六晶体管的第二端连接第二反相器模块的第一端，第六晶体管的第三端连接第五晶体管的第三端；第七晶体管，第七晶体管的第二端连接第二搜索线，第七晶体管的第三端连接行线；第八晶体管，第八晶体管的第一端连接第七晶体管的第一端，第八晶体管的第二端连接第二反相器模块的第二端，第八晶体管的第三端接地；其中，第一搜索线和第二搜索线均用于输出搜索信号，第三位线和第四位线均用于输出存储信号。

7、根据本公开的实施例，存储信号包括第一存储信号和第二存储信号，电平信号包括高电平信号和低电平信号，搜索信号包括第一搜索信号和第二搜索信号，第一搜索线输出第一搜索信号，第二搜索线输出第二搜索信号；若第二反相器模块的第一端输出第一存储信号，则第五晶体管与第六晶体管之间不导通；若第二反相器模块的第二端输出第二存储信号，则第七晶体管与第八晶体管之间不导通；若第五晶体管与第六晶体管之间不导通且第七晶体管与第八晶体管之间不导通，则行线输出高电平信号。

8、根据本公开的实施例，若第二反相器模块的第一端输出第二存储信号，则第五晶体管与第六晶体管之间导通；若第二反相器模块的第一端输出第一存储信号，则第五晶体管与第六晶体管之间导通；若第五晶体管与第六晶体管之间导通且第七晶体管与第八晶体管之间导通，则行线输出低电平信号。

9、根据本公开的实施例，目标电平信号包括目标高电平信号和目标低电平信号；或门接收多个电平信号，若多个电平信号包括至少一个高电平信号，则目标电平信号为目标高电平信号；若多个电平信号均为低电平信号，则目标电平信号为目标低电平信号。

10、本公开的第二方面提供了存储器的控制方法，应用于如上述的存储器，包括：接收搜索信号，根据搜索信号利用字线译码器对搜索线和行线进行预充电；利用第一控制信号确定阵列级门控的导通，以确定行线的导通；若阵列级门控导通，则利用第二控制信号确定行级门控的导通，以确定行线的导通；若行级门控导通，则根据请求信号和存储信号的匹配情况，确定行线输出的电平信号；利用或门接收电平信号，根据电平信号确定目标电平信号；利用寻址结果编码器接收目标电平信号，根据目标电平信号确定与搜索信号匹配的寻址结果。

11、本公开的第三方面提供了一种存储系统，包括：分类装置，被配置为对索引条目进行离线重排，根据离线重排后的索引条目的数据分布特征进行分类，得到第一索引条目和第二索引条目；存储芯片，包括：确定装置，被配置为接收搜索信号，根据搜索信号确定与搜索信号匹配的索引条目；第一存储器，被配置为根据搜索信号确定与搜索信号匹配的第一寻址结果，其中，第一寻址结果与第一索引条目相关联，第一存储器为上述的存储器；第二存储器，被配置为根据搜索信号确定与搜索信号匹配的第二寻址结果，其中，第二寻址结果与第二索引条目相关联。

12、根据本公开的实施例，通过阵列级门控和行级门控对存储器的行线的导通进行控制，控制预充电的行数，在保证高性能运行的情况下，从而进一步降低功耗，提升系统的实际性能；同时基于索引数据分布特征，能够最大限度的存储器的利用率，减少片外访存，提升系统性能。