存储装置及电子设备的制作方法

本公开涉及存储器，具体而言，涉及一种存储装置及电子设备。

背景技术：

1、随着大数据技术的飞速发展，对存算一体芯片的需求在快速增长，存储芯片由许多小的存储单元组成，每个存储单元可独立读写数据，通过外部单一电源在片内产生若干高压电源，或者产生低压电源，用于存储单元的读取、擦除和写入操作。

2、存储单元在电压建立过程中，会产生很大的峰值功耗；如果同时上电建立电压的存储单元数量太多，会导致产生巨大的电源电流，严重时可能导致上电失败的风险。

3、相关技术中，每个存储单元都有一个独立的使能信号，用于独立地控制存储单元中的电路；但是，每个存储单元均配置单独的使能信号，会占用大量的布线通道资源。

4、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开提供一种存储装置及电子设备，该存储装置可以实现第1至第n个存储单元依次上电，保证同时处于上电建立状态的存储单元较少，避免产生巨大的电源电流，降低存储装置上电过程中的峰值功耗；同时，n个存储单元的时钟信号共用同一条走线，并且，存储单元的输入使能信号由上一个存储单元产生，无需为每个存储单元单独配置使能信号，可以节约布线通道资源。

2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

3、本公开实施例提供一种存储装置，包括：n为大于1的整数；每个存储单元接收时钟信号，且所述n个存储单元的时钟信号共用同一条走线；所述时钟信号的时钟周期大于所述时钟信号的脉冲宽度的2倍；所述n个存储单元中的第1个存储单元还接收初始使能信号，用于基于所述初始使能信号和所述时钟信号产生所述第1个存储单元的输出使能信号；所述n个存储单元中的第i个存储单元还接收第(i-1)个存储单元的输出使能信号，用于基于所述第(i-1)个存储单元的输出使能信号和所述时钟信号产生所述第i个存储单元的输出使能信号，i为大于1且小于或等于n的整数，以使得第1至第n个存储单元依次进入上电建立状态。

4、在本公开一些示例性实施例中，所述初始使能信号和所述n个存储单元的输出使能信号共用同一条走线。

5、在本公开一些示例性实施例中，在所述时钟信号的每个时钟周期，k个所述存储单元进入所述上电建立状态，k为正整数，且k+i＜n。

6、在本公开一些示例性实施例中，所述时钟周期大于每个存储单元处于所述上电建立状态的时间。

7、在本公开一些示例性实施例中，每个存储单元均包括第一输入端口、第二输入端口、第一输出端口和第二输出端口；所述第(i-1)个存储单元的第一输出端口与所述第i个存储单元的第一输入端口连接，用于传输所述时钟信号；所述第(i-1)个存储单元的第二输出端口与所述第i个存储单元的第二输入端口连接，用于传输所述第(i-1)个存储单元的输出使能信号。

8、在本公开一些示例性实施例中，每个存储单元均包括偶数个反相器，所述第(i-1)个存储单元的偶数个反相器的输出端作为所述第(i-1)个存储单元的第一输出端口，所述第i个存储单元的偶数个反相器的输入端作为所述第i个存储单元的第一输入端口，以用于传输所述时钟信号。

9、在本公开一些示例性实施例中，所述时钟周期内包括1个脉冲，所述第(i-1)个存储单元和所述第i个存储单元上电的时间差为所述时钟周期，其中所述时钟周期大于所述1个脉冲的脉冲宽度的2倍。

10、在本公开一些示例性实施例中，每个时钟周期内包括k个脉冲，所述时钟周期大于k个脉冲的脉冲宽度之和的2倍，所述第1个存储单元和所述第(1+k)个存储单元上电的时间差为所述时钟周期，所述第i个存储单元和所述第(i+k)个存储单元上电的时间差为所述时钟周期，k为大于1整数，且k+i＜n。

11、在本公开一些示例性实施例中，每个存储单元均包括触发器；所述第1个存储单元的触发器用于在所述初始使能信号为第一电平时，在所述时钟信号的第一个上升沿或第一个下降沿，将所述初始使能信号锁存为所述第1个存储单元的输出使能信号；所述第i个存储单元的触发器用于在所述第(i-1)个存储单元的输出使能信号为所述第一电平时，在所述时钟信号的第i个上升沿或第i个下降沿，将所述第(i-1)个存储单元的输出使能信号锁存为所述第i个存储单元的输出使能信号。

12、在本公开一些示例性实施例中，每个存储单元还均包括电压转换模块和存储阵列；每个存储单元中的电压转换模块用于接收每个存储单元各自的输出使能信号，并根据每个存储单元各自的输出使能信号和电源电压产生所述电压转换模块的输出电压，所述电压转换模块的输出电压用于给所述存储阵列供电，使得在每个存储单元各自的输出使能信号产生时，所述存储单元进入所述上电建立状态。

13、本公开实施例提供一种电子设备，包括上述任一种所述的存储装置。

14、本公开实施例提供的存储装置，n个存储单元中的第1个存储单元接收初始使能信号和时钟信号，基于初始使能信号和时钟信号产生第1个存储单元的输出使能信号；第i个存储单元接收第(i-1)个存储单元的输出使能信号和时钟信号，基于所述第(i-1)个存储单元的输出使能信号和时钟信号产生第i个存储单元的输出使能信号，可以实现第1至第n个存储单元依次进入上电建立状态，保证同时处于上电建立状态的存储单元较少，避免产生巨大的电源电流，降低存储装置上电过程中的峰值功耗；同时，n个存储单元的时钟信号共用同一条走线，并且，存储单元的输入使能信号由上一个存储单元产生，无需为每个存储单元单独配置使能信号，可以节约布线通道资源。

15、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

技术特征：

1.一种存储装置，其特征在于，包括：n个存储单元，n为大于1的整数；每个存储单元接收时钟信号，且所述n个存储单元的时钟信号共用同一条走线；所述时钟信号的时钟周期大于所述时钟信号的脉冲宽度的2倍；

2.根据权利要求1所述的存储装置，其特征在于，所述初始使能信号和所述n个存储单元的输出使能信号共用同一条走线。

3.根据权利要求1所述的存储装置，其特征在于，在所述时钟信号的每个时钟周期，k个所述存储单元进入所述上电建立状态，k为正整数，且k+i＜n。

4.根据权利要求1所述的存储装置，其特征在于，所述时钟周期大于每个存储单元处于所述上电建立状态的时间。

5.根据权利要求1所述的存储装置，其特征在于，每个存储单元均包括第一输入端口、第二输入端口、第一输出端口和第二输出端口；

6.根据权利要求5所述的存储装置，其特征在于，每个存储单元均包括偶数个反相器，所述第(i-1)个存储单元的偶数个反相器的输出端作为所述第(i-1)个存储单元的第一输出端口，所述第i个存储单元的偶数个反相器的输入端作为所述第i个存储单元的第一输入端口，以用于传输所述时钟信号。

7.根据权利要求1所述的存储装置，其特征在于，所述时钟周期内包括1个脉冲，所述第(i-1)个存储单元和所述第i个存储单元上电的时间差为所述时钟周期，其中所述时钟周期大于所述1个脉冲的脉冲宽度的2倍。

8.根据权利要求1所述的存储装置，其特征在于，每个时钟周期内包括k个脉冲，所述时钟周期大于k个脉冲的脉冲宽度之和的2倍，所述第1个存储单元和所述第(1+k)个存储单元上电的时间差为所述时钟周期，所述第i个存储单元和所述第(i+k)个存储单元上电的时间差为所述时钟周期，k为大于1整数，且k+i＜n。

9.根据权利要求1所述的存储装置，其特征在于，每个存储单元均包括触发器；

10.根据权利要求1所述的存储装置，其特征在于，每个存储单元还均包括电压转换模块和存储阵列；

11.一种电子设备，其特征在于，包括如权利要求1至10中任一项所述的存储装置。

技术总结本公开提供一种存储装置及电子设备。该存储装置包括N个存储单元，N为大于1的整数；每个存储单元接收时钟信号，且N个存储单元的时钟信号共用同一条走线；时钟信号的时钟周期大于时钟信号的脉冲宽度的2倍；N个存储单元中的第1个存储单元还接收初始使能信号，用于基于初始使能信号和时钟信号产生第1个存储单元的输出使能信号；N个存储单元中的第i个存储单元还接收第(i‑1)个存储单元的输出使能信号，用于基于第(i‑1)个存储单元的输出使能信号和时钟信号产生所述第i个存储单元的输出使能信号，i为大于1且小于或等于N的整数，以使得第1至第N个存储单元依次进入上电建立状态。技术研发人员：张现聚受保护的技术使用者：兆易创新科技集团股份有限公司技术研发日：技术公布日：2024/6/20