数据接收电路以及存储装置的制作方法

本公开实施例涉及半导体，特别涉及一种数据接收电路以及存储装置。

背景技术：

1、在存储器应用中，随着信号传输速率越来越快以及时钟频率的增大，输入数据信道损耗对信号质量的影响越来越大，容易导致码间干扰(isi，intersymbolinterference)。isi是指由于输入数据信道的带宽的限制而引起的先前传输的输入数据影响当前传输的输入数据的传输的现象。目前通常利用反馈均衡调节电路对输入数据信道进行补偿，以期降低码间干扰带来的不良影响，反馈均衡调节电路可以选择ctle(continuoustime linear equalizer，连续线性均衡电路)或dfe(decision feedback equalizer，判决反馈均衡电路)。

2、然而，目前的存储装置改善码间干扰的效果仍有待提高。

技术实现思路

1、本公开实施例提供一种数据接收电路以及存储装置，至少有利于改善前一比特数据改善码间干扰的能力。

2、根据本公开一些实施例中，本公开实施例一方面提供一种数据接收电路，包括：

3、多条数据路径，每条数据路径均接收输入数据和采样时钟并输出相应的第一信号，每一所述输入数据与一所述第一信号相对应，且每条所述数据路径接收的所述采样时钟的相位不同，所述多条数据路径包括：按自然数递增编号的第1数据路径至第m数据路径，第i数据路径为所述多条数据路径中的任一条所述数据路径，1≤i≤m，m≥2；其中，所述第i数据路径包括：第一电路，被配置为，放大所述输入数据以及第一参考电压之间的压差，并输出单端信号作为放大的结果；第二电路，被配置为，接收相应的所述采样时钟，放大所述单端信号以及第二参考电压之间的压差，并输出第二信号作为放大的结果，放大所述单端信号以及第三参考电压之间的压差，并输出第三信号作为放大的结果，其中，所述第二参考电压与所述第三参考电压的电压大小不同，并响应于第i-1数据路径输出的所述第一信号，基于所述单端信号与所述输入数据之间的相位关系，选择输出第一采样信号或者第二采样信号作为所述第i数据路径输出的所述第一信号；其中，若i为1，则所述第i-1数据路径为所述第m数据路径；所述第一采样信号与所述第二采样信号分别为所述第二信号与所述第三信号中的一者，所述第二参考电压与所述第三参考电压中电压更大的一者为高参考电压，电压更小的一者为低参考电压，所述第一采样信号为所述低参考电压对应的所述第二信号或者所述第三信号中的一者，所述第二采样信号为所述高参考电压对应的所述第二信号或者所述第三信号中的另一者。

4、在一些实施例中，所述输入数据与所述单端信号之间的相位关系为反相；所述第i数据路径的所述第二电路还被配置为：若所述第i-1数据路径输出的所述第一信号表征相对应的所述输入数据为1，则选择第一采样信号作为所述第i数据路径输出的所述第一信号；若所述第i-1数据路径输出的所述第一信号表征相对应的所述输入数据为0，则选择第二采样信号作为所述第i数据路径输出的所述第一信号。

5、在一些实施例中，所述输入数据与所述单端信号之间的相位关系为同相；所述第i数据路径的所述第二电路还被配置为：若所述第i-1数据路径输出的所述第一信号表征相对应的所述输入数据为0，则选择第一采样信号作为所述第i数据路径输出的所述第一信号；若所述第i-1数据路径输出的所述第一信号表征相对应的所述输入数据为1，则选择第二信号作为所述第i数据路径输出的所述第一信号。

6、在一些实施例中，所述第一电路包括：第一放大电路，被配置为，放大所述输入数据以及所述第一参考电压之间的压差，并输出差分信号对作为放大的结果，所述差分信号对包括差分的第四信号以及第四差分信号；单端转换电路，被配置为，接收所述差分信号对，并将所述差分信号对转换为所述单端信号。

7、在一些实施例中，所述第一放大电路包括：均衡电路，被配置为，比较所述输入数据以及所述第一参考电压之间的压差，以提升所述输入数据的高频增益，并输出初始差分信号对，所述初始差分信号对包括差分的第五信号以及第五差分信号；放大器，被配置为，放大所述第五信号以及所述第五差分信号之间的压差，并输出所述差分信号对。

8、在一些实施例中，所述均衡电路包括连续时间线性均衡器。

9、在一些实施例中，所述单端转换电路包括：第一pmos管，源极连接工作电源，栅极与漏极短接；第一nmos管，漏极连接所述第一pmos管的漏极，源极经由第四电流源接地；第二pmos管，源极连接工作电源，栅极与所述第一pmos管的栅极连接；第二nmos管，漏极连接所述第二pmos管的漏极，源极经由所述第四电流源接地；其中，所述第二nmos管的漏极提供所述单端信号，所述第一nmos管的栅极接收所述第四信号与所述第四差分信号中的一者，所述第二nmos管的栅极接收所述第四信号与所述第四差分信号中的另一者。

10、在一些实施例中，所述第二电路包括：放大模块，被配置为，接收相应的所述采样时钟，放大所述单端信号以及所述第二参考电压之间的压差，并输出第二信号作为放大的结果，放大所述单端信号以及所述第三参考电压之间的压差，并输出第三信号作为放大的结果；选择模块，被配置为，接收所述第i-1数据路径输出的所述第一信号，并响应于接收到的所述第一信号，选择输出所述第一采样信号或者所述第二采样信号。

11、在一些实施例中，所述放大模块包括：第二放大电路，被配置为，接收相应的所述采样时钟，放大所述单端信号以及所述第二参考电压之间的压差，并输出第二信号对，所述第二信号对包括差分的所述第二信号和第二差分信号；第三放大电路，被配置为，接收相应的所述采样时钟，放大所述单端信号以及所述第三参考电压之间的压差，并输出第三信号对，所述第三信号对包括差分的所述第三信号和第三差分信号。

12、在一些实施例中，所述第二放大电路与所述第三放大电路的电路结构相同。

13、在一些实施例中，所述采样时钟具有电平值不同的第一电平时期和第二电平时期；所述第二放大电路包括：第一采样电路以及第一复位电路，所述第一采样电路具有第一节点以及第二节点，所述第一复位电路用于在所述采样时钟处于所述第一电平时期对所述第一节点和所述第二节点进行复位；在所述采样时钟处于所述第二电平时期，所述第一采样电路识别并放大所述单端信号与所述第二参考电压之间的电压差异，并通过所述第一节点输出所述第二信号，通过所述第二节点输出所述第二差分信号；所述第三放大电路包括：第二采样电路以及第二复位电路，所述第二采样电路具有第三节点以及第四节点，所述第二复位电路用于在所述采样时钟处于所述第一电平时期对所述第三节点和所述第四节点进行复位；在所述采样时钟处于所述第二电平时期，所述第二采样电路识别并放大所述单端信号与所述第三参考电压之间的电压差异，并通过所述第三节点输出所述第三信号，通过所述第四节点输出所述第三差分信号。

14、在一些实施例中，所述选择模块包括：选通电路，具有第一输入端、第二输入端、选通控制端以及第一输出端，所述第一输入端接收所述第一采样信号或第二采样信号中的一者，所述第二输入端接收所述第一采样信号或第二采样信号中的另一者，所述选通控制端接收所述第i-1数据路径输出的所述第一信号，被配置为，响应于接收到的所述第一信号，选通所述第一输入端至所述第一输出端的传输路径，或者，选通所述第二输入端至所述第一输出端的传输路径。

15、在一些实施例中，所述选通电路包括：第一传输电路，连接在所述第一输入端与所述第一输出端之间，且具有第一选通控制端，所述第一选通控制端接收所述第i-1数据路径输出的所述第一信号或者第一反相信号中的至少一者，被配置为，响应于接收到的所述第一信号导通或断开所述第一输入端与所述第一输出端之间的传输路径；第二传输电路，连接在所述第二输入端与所述第一输出端之间，且具有第二选通控制端，所述第二选通控制端接收所述第i-1数据路径输出的所述第一信号或者所述第一反相信号中的至少一者，被配置为，响应于接收到的所述第一信号导通或断开所述第二输入端与所述第一输出端之间的传输路径；其中，所述第一反相信号与所述第一信号互为反相信号，且在同一时刻所述第一传输电路与所述第二传输电路择一导通。

16、在一些实施例中，所述第一传输电路包括第一传输门，所述第一传输门的输入端和输出端分别连接所述第一输入端和所述第一输出端，所述第一传输门的两个控制端分别接收所述第一信号和所述第一反相信号；和/或，所述第二传输电路包括第二传输门，所述第二传输门的输入端和输出端分别连接所述第二输入端和所述第一输出端，所述第二传输门的两个控制端分别接收所述第一反相信号和所述第一信号。

17、在一些实施例中，所述第一传输电路包括：第一反相器和第一开关电路，所述第一反相器的输入端连接所述第一输入端，所述第一反相器的输出端连接所述第一输出端，所述第一开关电路连接所述第一选通控制端响应于所述第一信号或者所述第一反相信号中的至少一者导通，且所述第一开关电路导通期间所述第一反相器工作；所述第二传输电路包括：第二反相器和第二开关电路，所述第二反相器的输入端连接所述第二输入端，所述第二反相器的输出端连接所述第一输出端，所述第二开关电路连接所述第二选通控制端响应于所述第一信号或者所述第一反相信号中的至少一者导通，且所述第二开关电路导通期间所述第二反相器工作；其中，在同一时刻所述第一开关电路与所述第二开关电路择一导通。

18、在一些实施例中，所述第一反相器包括：第三pmos管以及第三nmos管，所述第三pmos管的栅极与所述第三nmos管的栅极连接并作为所述第一反相器的输入端，所述第三pmos管的漏极与所述第三nmos管的漏极连接并作为所述第一反相器的输出端；所述第三pmos管的源极经由所述第一开关电路连接工作电源，和/或，所述第三nmos管的源极经由所述第一开关电路接地；所述第二反相器包括：第四pmos管以及第四nmos管，所述第四pmos管的栅极与所述第四nmos管的栅极连接并作为所述第二反相器的输入端，所述第四pmos管的漏极与所述第四nmos管的漏极连接并作为所述第二反相器的输出端；所述第四pmos管的源极经由所述第二开关电路连接工作电源，和/或，所述第四nmos管的源极经由所述第二开关电路接地。

19、在一些实施例中，所述第一开关电路包括：第五pmos管，栅极连接第一子选通控制端以接收所述第一反相信号，源极连接工作电源，漏极连接所述第三pmos管的源极；和/或，第五nmos管，栅极连接第二子选通控制端以接收所述第一信号，漏极连接所述第三nmos管的源极，源极接地；其中，所述第一选通控制端包括所述第一子选通控制端和/或所述第二子选通控制端；所述第二开关电路包括：第六pmos管，栅极连接第三子选通控制端以接收所述第一信号，源极连接工作电源，漏极连接所述第四pmos管的源极；和/或，第六nmos管，栅极连接第四子选通控制端以接收所述第一反相信号，漏极连接所述第四nmos管的源极，源极接地；其中，所述第二选通控制端包括所述第三子选通控制端和/或所述第四子选通控制端。

20、在一些实施例中，所述第一输出端输出的信号与所述第一采样信号的相位或者所述第二采样信号的相位相反；所述选择模块还包括：反相电路，所述反相电路的输入端连接所述第一输出端，其中，所述反相电路用于对所述第一输出端输出的信号进行反相，且所述反相电路的输出端输出的信号为所述第i数据路径输出的所述第一信号。

21、在一些实施例中，所述第i数据路径还包括：调节电路，被配置为，接收除所述第i-1数据路径外的一条所述数据路径输出的所述第一信号，并响应于接收到的所述第一信号调整所述第i数据路径中的所述差分信号对的电平；其中，所述第i数据路径包括的所述调节电路的数量为多个，且每一所述调节电路接收的所述第一信号来自不同的所述数据路径。

22、根据本公开一些实施例，本公开实施例另一方面还提供一种存储装置，包括上述任一些实施例提供的数据接收电路。

23、在一些实施例中，m为4。

24、本公开实施例提供的技术方案至少具有以下优点：

25、本公开实施例提供的数据接收电路的技术方案中，第i数据路径包括：第一电路接收输入数据并比较且放大输入数据与第一参考电压的压差，以输出单端信号，有利于提高输入数据in的传输能力以及传输准确性；第二电路将单端信号分别与第二参考电压和第三参考电压进行比较，相应得到第一采样信号和第二采样信号，且基于接收到的第一信号选择输出第一采样信号或第二采样信号。如此，通过变化与单端信号进行比较的参考电压的大小，实现提前补偿码间干扰的效果，从而减小了前一比特数据参与判决反馈均衡的反馈路径，减少了反馈延时，从而改善了消除码间干扰的效果。