刷新控制电路、数据刷新电路、数据刷新方法及存储设备与流程

本公开涉及但不限定于一种刷新控制电路、数据刷新电路、数据刷新方法及存储设备。

背景技术：

1、存储电路是用于存储数据的半导体器件，存储电路中包括若干存储单元，每个存储单元用于存储一位数据。存储单元中设置有电容，电容可以存储电荷，不同电荷量可以表示不同数据。电容对电荷的存储会随着时间而减少导致数据丢失，从而需要周期性对存储电路进行刷新。

2、现有技术中，可以按照预设的刷新周期对存储电路进行刷新，也就是说，需要在该刷新周期内完成对存储电路中存储单元的一次刷新。这里的刷新可以理解为将存储电路中的数据读取出来再重新写入。在一个刷新周期内可以通过预设数量的刷新命令指示刷新，一个刷新命令可以用于刷新多行存储单元。

3、然而，上述方案存在存储电路的数据丢失率较高的问题。

技术实现思路

1、本公开一实施例提供一种刷新控制电路、数据刷新电路、数据刷新方法及存储设备，以降低存储电路的数据丢失率。

2、第一方面，本公开实施例提供一种刷新控制电路，包括：弱位元刷新控制信号生成电路和地址控制电路，所述弱位元刷新控制信号生成电路与所述地址控制电路连接；

3、所述弱位元刷新控制信号生成电路用于接收刷新命令信号和行锤击刷新控制信号，以根据所述刷新命令信号和所述行锤击刷新控制信号生成弱位元刷新控制信号；

4、所述地址控制电路的两个控制输入端用于分别接收所述弱位元刷新控制信号和所述行锤击刷新控制信号，所述地址控制电路的三个数据输入端用于分别接收弱位元行地址、行锤击刷新地址和存储电路中的正常行地址，以在所述弱位元刷新控制信号和所述行锤击刷新控制信号的控制下，根据所述弱位元行地址、或所述行锤击刷新地址、或所述正常行地址生成待刷新行地址，所述弱位元行地址包括数据保留时长小于刷新周期的存储单元所在的行地址。

5、在一些实施例中，所述弱位元刷新控制信号生成电路包括：相互连接的宽脉冲生成电路和弱位元刷新控制信号生成子电路；

6、所述宽脉冲生成电路用于根据刷新命令信号生成宽脉冲信号，所述宽脉冲信号在一个所述刷新周期内出现一个具有第一电平的脉冲，所述刷新周期是对所述存储电路中的所有存储单元进行刷新的周期；

7、所述弱位元刷新控制信号生成子电路用于根据所述宽脉冲信号和所述行锤击刷新控制信号生成弱位元刷新控制信号。

8、在一些实施例中，所述宽脉冲生成电路包括：相互连接的刷新命令计数器和宽脉冲生成子电路；

9、所述刷新命令计数器用于对所述刷新命令信号进行计数得到当前刷新周期内的累计刷新次数；

10、所述宽脉冲生成子电路用于根据所述当前刷新周期内的累计刷新次数生成所述宽脉冲信号。

11、在一些实施例中，所述宽脉冲生成子电路包括：相互连接的第一判断电路和宽脉冲输出电路；

12、所述第一判断电路用于判断所述当前刷新周期内的累计刷新次数是否大于或等于第一预设次数；

13、所述宽脉冲输出电路用于在所述当前刷新周期内的累计刷新次数大于或等于第一预设次数时，输出第一电平的宽脉冲信号，否则输出第二电平的宽脉冲信号。

14、在一些实施例中，所述第一预设次数是所述刷新命令信号对应的刷新周期对应的最大刷新次数的一半。

15、在一些实施例中，所述第一电平为高电平，所述弱位元刷新控制信号生成子电路包括与电路；

16、所述与电路用于将所述宽脉冲信号和所述行锤击刷新控制信号进行与逻辑运算，生成所述弱位元刷新控制信号。

17、在一些实施例中，所述刷新控制电路还包括：弱位元地址寄存器、行锤击刷新地址寄存器和正常行地址生成电路；

18、所述弱位元地址寄存器中存储有弱位元行地址，所述行锤击刷新地址寄存器中存储有行锤击刷新地址，所述正常行地址生成电路用于在存储电路的刷新过程中输出存储电路中的正常行地址；

19、所述地址控制电路的三个数据输入端分别连接至所述弱位元地址寄存器的输出端、所述行锤击刷新地址寄存器的输出端和所述正常行地址生成电路的输出端。

20、在一些实施例中，所述地址控制电路包括第一多路选择器和第二多路选择器，所述第一多路选择器和所述第二多路选择器均具有一个控制输入端和两个数据输入端；

21、所述第一多路选择器的控制输入端用于接收所述弱位元刷新控制信号，所述第一多路选择器的两个数据输入端连接至所述弱位元地址寄存器的输出端、所述行锤击刷新地址寄存器的输出端；

22、所述第二多路选择器的控制输入端用于接收所述行锤击刷新控制信号，所述第二多路选择器的两个数据输入端分别连接所述第一多路选择器的输出端和所述正常行地址生成电路的输出端。

23、在一些实施例中，所述刷新控制电路还包括：行激活计数器、第二判断电路、第三判断电路和行锤击刷新控制信号生成电路，所述行锤击刷新控制信号生成电路与所述第二多路选择器的控制输入端、所述弱位元刷新控制信号生成子电路的输入端连接；

24、所述行激活计数器用于接收行激活命令信号，并对所述行激活命令信号进行计数得到行激活次数；

25、所述第二判断电路与所述行激活计数器连接，用于确定所述行激活次数是否大于或等于第二预设次数；

26、所述行锤击刷新控制信号生成电路与所述第二判断电路连接，用于在所述行激活次数大于或等于第二预设次数时，输出第一电平的行锤击刷新控制信号，否则输出第二电平的行锤击刷新控制信号；

27、所述第三判断电路与所述行激活计数器连接，所述第三判断电路用于在所述行激活次数大于或等于第三预设次数时，对所述行激活计数器进行复位。

28、在一些实施例中，所述刷新控制电路还包括：弱位元刷新脉冲生成电路，连接至所述弱位元刷新控制信号生成电路，所述弱位元刷新脉冲生成电路用于根据所述弱位元刷新控制信号和所述行激活命令信号生成弱位元刷新脉冲信号；所述弱位元地址寄存器与所述弱位元刷新脉冲生成电路连接，所述弱位元地址寄存器用于根据所述弱位元刷新脉冲信号向所述地址控制电路输出所述弱位元行地址。

29、在一些实施例中，所述刷新控制电路还包括：行锤击刷新脉冲生成电路，连接至所述行锤击刷新控制信号生成电路、所述宽脉冲生成电路和所述行锤击刷新地址寄存器，所述行锤击刷新脉冲生成电路用于根据所述行锤击刷新控制信号、所述宽脉冲信号的反相信号和所述行激活命令信号生成行锤击刷新脉冲信号；

30、所述行锤击刷新地址寄存器与所述行锤击刷新脉冲生成电路连接，所述行锤击刷新地址寄存器用于根据所述行锤击刷新脉冲信号向所述地址控制电路输出所述行锤击刷新地址。

31、在一些实施例中，所述正常行地址生成电路包括：相互连接的正常行刷新脉冲生成电路和正常行地址生成子电路，所述正常行刷新脉冲生成电路与行锤击刷新控制信号生成电路连接；

32、所述正常行刷新脉冲生成电路用于接收所述行锤击刷新控制信号和所述行激活命令信号，以根据所述行锤击刷新控制信号的反相信号和所述行激活命令信号生成正常行刷新脉冲信号；

33、所述正常行地址生成子电路用于根据所述正常行刷新脉冲信号输出存储电路中的正常行地址。

34、第二方面，本公开实施例提供一种数据刷新电路，包括第一方面所述的刷新控制电路和存储电路，所述刷新控制电路与所述存储电路连接，所述刷新控制电路用于对所述待刷新行地址在所述存储电路中对应的行进行数据刷新。

35、第三方面，本公开实施例提供一种数据刷新方法，所述方法包括：

36、在对存储电路进行数据刷新的过程中，对行激活命令信号进行计数得到行激活次数，以及，对刷新命令信号进行计数得到当前刷新周期内的累计刷新次数；

37、在所述行激活次数小于第二预设次数时，对所述存储电路中的正常行地址进行数据刷新；

38、在所述行激活次数大于或等于第二预设次数，且所述当前刷新周期内的累计刷新次数大于或等于第一预设次数时，对所述存储电路中的弱位元行地址进行数据刷新；

39、在所述行激活次数大于或等于第二预设次数，且所述当前刷新周期内的累计刷新次数小于所述第一预设次数时，对所述存储电路中的行锤击刷新地址进行数据刷新；

40、在所述行激活次数大于或等于第三预设次数时，将所述行激活次数置为0。

41、在一些实施方式中，所述第一预设次数是所述刷新命令信号对应的刷新周期对应的最大刷新次数的一半。

42、第四方面，本公开实施例提供一种存储设备，包括第二方面所述的数据刷新电路。

43、本公开实施例提供一种刷新控制电路、数据刷新电路、数据刷新方法及存储设备，包括：弱位元刷新控制信号生成电路和地址控制电路，弱位元刷新控制信号生成电路与地址控制电路连接；弱位元刷新控制信号生成电路用于接收刷新命令信号和行锤击刷新控制信号，以根据刷新命令信号和行锤击刷新控制信号生成弱位元刷新控制信号；地址控制电路的两个控制输入端用于分别接收弱位元刷新控制信号和行锤击刷新控制信号，地址控制电路的三个数据输入端用于分别接收弱位元行地址、行锤击刷新地址和存储电路中的正常行地址，以在弱位元刷新控制信号和行锤击刷新控制信号的控制下，根据弱位元行地址、或行锤击刷新地址、或正常行地址生成待刷新行地址，弱位元行地址包括数据保留时长小于刷新周期的存储单元所在的行地址。本公开实施例可以通过刷新过程对弱位元的额外刷新，提高弱位元的刷新频率，降低弱位元的数据丢失率，进而降低存储电路的数据丢失率。