存储器电路的制作方法

本发明涉及一种存储器电路。

背景技术：

1、在具有sram(static random access memory：静态随机访问存储器)的图像处理装置中，已知将sram分割为能够在低功率模式与通常模式之间进行切换的多个组，并将编码后的图像数据存储在组的一个中的方法。图像处理装置通过仅将存储编码后的图像数据的组从低功率模式切换到通常模式，来降低功耗(例如，参照专利文献1)。

2、专利文献1：日本特开2020-6605号公报

技术实现思路

1、<本发明要解决的问题>

2、但是，处理影像数据的系统lsi(large-scale integration)等半导体装置例如有时具有以帧为单位存储影像数据的帧存储器等存储器电路。视频数据的1帧的尺寸越大，使用的存储器容量越大，系统lsi中所搭载的存储器电路的规模越大。由此，存储器电路的功耗增大，存储器电路内的总线布线等变长，从而存储器电路的访问时间增加。

3、本发明是鉴于上述情况而完成的，其目的在于抑制访问时间的增加且同时抑制功耗的增加。

4、<用于解决问题的方法>

5、本发明的一个方式中，存储器电路包括：多个存储器组，其每一个包括多个存储器单元，根据请求信号执行写入动作或读取动作；多个存储器组控制部，其与所述多个存储器组分别对应地设置；以及第一存储器控制部，其将从外部接收的请求信号输出到相邻的存储器组控制部，其中，所述多个存储器组控制部中的每一个在接收的所述请求信号中包含的地址信号表示对应的存储器组的情况下，将所述请求信号输出到对应的存储器组，在所述地址信号表示对应的存储器组以外的情况下，将所述请求信号输出到后级的存储器组控制部。

6、<发明的效果>

7、根据所公开的技术，能够抑制功耗的增加且同时抑制访问时间的增加。

技术特征：

1.一种存储器电路，包括：

2.根据权利要求1所述的存储器电路，其中，

3.根据权利要求2所述的存储器电路，其中，

4.根据权利要求1至3中任一项所述的存储器电路，其中，

5.根据权利要求4所述的存储器电路，其中，

6.根据权利要求4或5所述的存储器电路，其中，

7.根据权利要求6所述的存储器电路，其中，

8.根据权利要求1至7中任一项所述的存储器电路，其中，

9.根据权利要求1至8中任一项所述的存储器电路，其中，

10.根据权利要求1至9中任一项所述的存储器电路，其中，

技术总结存储器电路具有：根据请求信号执行写入动作或读取动作的多个存储器组；与多个存储器组分别对应地设置的多个存储器组控制部；以及将请求信号输出到相邻的存储器组控制部的第一存储器控制部。存储器组控制部中的每一个根据接收的请求信号中包含的地址信号，将请求信号输出到对应的存储器组或后级的存储器组控制部。由此，能够通过各存储器组控制部针对每个存储器组控制访问，从而能够抑制访问时间的增加且同时抑制功耗的增加。技术研发人员：大塚龙志受保护的技术使用者：株式会社索思未来技术研发日：技术公布日：2024/6/26