非易失性存储器装置和对其中的数据进行编程的方法与流程

示例实施例总体涉及半导体集成电路，并且更具体地涉及对非易失性存储器装置中的数据进行编程的方法和执行该方法的非易失性存储器装置。

背景技术：

1、半导体存储器装置包括易失性存储器装置和非易失性存储器装置。易失性存储器装置在与电源断开连接时丢失存储的数据，并且非易失性存储器装置在与电源断开连接时保留存储的数据。易失性存储器装置可以以比非易失性存储器装置高的速度执行读取操作和写入操作。非易失性存储器装置可用于存储无论是否提供电源都需要保留的数据。

2、最近，已经开发了包括三维结构的非易失性存储器装置(诸如，垂直nand存储器装置)，以增大非易失性存储器装置的装置集成度和存储器容量。随着集成度和存储器容量的增大，在对选择的存储器单元进行编程的同时，未选择的存储器单元的干扰可能增大。

技术实现思路

1、本公开的至少一个示例实施例提供了对非易失性存储器装置中的数据进行编程的方法，该方法能够提高编程操作的效率。

2、本公开的至少一个示例实施例提供了非易失性存储器装置，该非易失性存储器装置执行对非易失性存储器装置中的数据进行编程的方法。

3、根据示例实施例，在一种对非易失性存储器装置中的数据进行编程的方法中，非易失性存储器装置包括多个存储器单元和页缓冲器，所述多个存储器单元电连接到多条字线和多条位线，并且页缓冲器控制所述多个存储器单元。在第一编程循环的第一编程间隔中，将具有第一编程电压的编程电压施加到选择的字线，选择的字线与被执行编程操作的目标存储器单元电连接。在第一编程时段中，将具有第一延迟的位线切断信号施加到页缓冲器。在一个编程循环期间编程电压被多次施加到选择的字线，同时编程电压的大小针对编程电压被施加的多次中的每次而被改变。随着编程电压的大小增大，位线切断信号的延迟增大。位线切断信号的延迟对应于位线切断信号维持地电压的时间间隔。

4、根据示例实施例，一种非易失性存储器装置包括：存储器单元阵列、页缓冲器电路和控制电路。存储器单元阵列包括电连接到多条字线和多条位线的多个存储器单元。页缓冲器电路包括控制所述多个存储器单元的页缓冲器。控制电路在第一编程循环的第一编程时段中将具有第一编程电压的编程电压施加到选择的字线，并且被配置为在第一编程时段中将具有第一延迟的位线切断信号施加到页缓冲器，选择的字线与被执行编程操作的目标存储器单元电连接。控制电路被配置为在一个编程循环期间将编程电压多次施加到选择的字线，同时编程电压的大小针对编程电压被施加的多次中的每次而被改变。随着编程电压的大小增大，位线切断信号的延迟增大。位线切断信号的延迟对应于位线切断信号维持地电压的时段。

5、根据示例实施例，在一种对非易失性存储器装置中的数据进行编程的方法中，非易失性存储器装置包括多个存储器单元和页缓冲器，所述多个存储器单元电连接到多条字线和多条位线，并且页缓冲器控制所述多个存储器单元。在第一编程循环的第一编程时段中，将具有第一编程电压的编程电压施加到选择的字线，选择的字线与被执行编程操作的目标存储器单元电连接。在第一编程时段中，将具有第一延迟的位线切断信号施加到页缓冲器。在第一编程循环的第一编程时段之后的第一编程循环的第二编程时段中，将具有不同于第一编程电压的第二编程电压的编程电压施加到选择的字线。在第二编程时段中，将具有不同于第一延迟的第二延迟的位线切断信号施加到页缓冲器。在第一编程循环之后的第二编程循环的第三编程时段中，将具有比第一编程电压高的第三编程电压的编程电压施加到选择的字线。在第三编程时段中，将具有比第一延迟长的第三延迟的位线切断信号施加到页缓冲器。在一个编程循环期间编程电压被多次施加到选择的字线，同时编程电压的大小针对编程电压被施加的多次中的每次而被改变。随着编程电压的大小增大，位线切断信号的延迟增大，并且位线切断信号的斜率增大。位线切断信号的延迟对应于位线切断信号维持地电压的时段。位线切断信号的斜率对应于从地电压到位线强制电压的增大。响应于第二编程电压高于第一编程电压，第二延迟长于第一延迟。响应于第二编程电压低于第一编程电压，第二延迟短于第一延迟。

6、在根据示例实施例的对非易失性存储器装置中的数据进行编程的方法和非易失性存储器装置中，可基于多脉冲编程方案来执行编程操作，并且位线切断信号的延迟可被控制为针对每个编程脉冲和/或每个编程循环而变得不同。例如，位线切断信号的延迟可随着编程电压的大小增大而增大。例如，在稍后的编程循环中，位线切断信号的延迟可与在稍前的编程循环中相比增大。因此，可有效地改善编程干扰，并且可增大或增强编程操作的效率。

技术特征：

1.一种对非易失性存储器装置中的数据进行编程的方法，非易失性存储器装置包括多个存储器单元和被配置为控制所述多个存储器单元的页缓冲器，其中，所述多个存储器单元电连接到多条字线和多条位线，所述方法包括：

2.根据权利要求1所述的方法，还包括：

3.根据权利要求2所述的方法，

4.根据权利要求2所述的方法，

5.根据权利要求1所述的方法，还包括：

6.根据权利要求1所述的方法，

7.根据权利要求6所述的方法，

8.根据权利要求1至7中的任一项所述的方法，

9.根据权利要求8所述的方法，还包括：

10.根据权利要求8所述的方法，还包括：

11.根据权利要求1至7中的任一项所述的方法，

12.根据权利要求11所述的方法，

13.根据权利要求11所述的方法，其中，在编程操作被执行的同时，随着目标存储器单元与基底之间的距离减小，位线切断信号的延迟增大。

14.根据权利要求1至7中的任一项所述的方法，

15.根据权利要求14所述的方法，还包括：

16.根据权利要求14所述的方法，其中，在编程操作被执行的同时，随着目标存储器单元与基底之间的距离增大，位线切断信号的延迟增大。

17.根据权利要求1至7中的任一项所述的方法，其中，在编程操作被执行的同时，随着非易失性存储器装置的操作温度升高，位线切断信号的延迟增大。

18.一种非易失性存储器装置，包括：

19.根据权利要求18所述的非易失性存储器装置，其中，页缓冲器包括：

20.根据权利要求18所述的非易失性存储器装置，其中，控制电路还被配置为：

技术总结提供了非易失性存储器装置和对其中的数据进行编程的方法。在对非易失性存储器装置中的数据进行编程的方法中，非易失性存储器装置包括存储器单元和页缓冲器，所述多个存储器单元电连接到字线和位线，并且页缓冲器控制存储器单元。在第一编程循环的第一编程时段中，将具有第一编程电压的编程电压施加到选择的字线，并且将具有第一延迟的位线切断信号施加到页缓冲器，选择的字线与目标存储器单元电连接。在一个编程循环期间编程电压被多次施加到选择的字线，同时编程电压的大小被改变。位线切断信号的延迟对应于位线切断信号维持地电压的时段。技术研发人员：徐贤受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/26