内容可定址存储器阵列及三元内容可定址存储器阵列的制作方法

本技术实施例是有关于一种存储器装置，特别是有关于一种内容可定址存储器(cam)装置。

背景技术：

1、为了在改善性能与功率效益的同时追上装置微缩的进度，存储器装置在集成电路(integrated circuit,ic)设计产业中得到了持续的发展。其中一种存储器装置的类型为内容可定址存储器(content addressable memory,cam)装置。cam亦被称为相联存储器(associative memory)，借由搜寻其内容而非其地址来提供对存储器中所存储的数据的存取。当一个数据字(data word)被施加到cam时，存储器于存在匹配时返回(return)匹配地址(match address)。

2、cam被用于超高速数据搜寻以及高速程序设计应用。这些可以包括网络连结(networking)、数据库引擎(database engine)、神经网络(neural network)以及快取存储器(cache memor)。不同于传统的存储器，cam使搜寻操作能够在单一时钟周期内完成，其中数据字的每个位元是并排搜寻的。每个cam单元(cell)具有一个位元存储组件用以判断内容，以及一个位元比较组件用以判断匹配。cam可包括二元(binary)内容可定址存储器(bcam)或是三元(ternary)内容可定址存储器(tcam)。bcam在存储器中具有两种状态，1或是0，并且需要精确匹配才能返回匹配地址。然而，在tcam中，存在一个额外的““无关(don’t’care)””状态，其将允许部分匹配。这种添加的弹性改善了速度以及性能。

3、随着ic晶片上的特征尺寸持续地微缩，cam装置上可能会出现选路(routing)问题。因此，尽管现行的cam装置通常已足以满足其预期目的，但它们并非在各个方面都是完全令人满意的。

技术实现思路

1、本公开实施例提供一种内容可定址存储器(cam)阵列。上述内容可定址存储器阵列包括第一单元结构及第二单元结构。第一单元结构与第二单元结构沿着第一方向共享单元边界。第一单元结构包括第一存储电路及第一比较器电路，其中第一比较器电路包括第一晶体管，第一晶体管具有第一栅极、第一漏极以及第一源极，其中的每一者形成在基板上。第二单元结构包括第二存储电路及第二比较器电路，其中第二比较器电路包括第二晶体管，第二晶体管具有第二栅极、第二漏极以及第二源极，其中的每一者形成在基板上。上述内容可定址存储器阵列更包括第一共享源极接点，着陆于第一晶体管的第一源极与第二晶体管的第二源极上。第一共享源极接点将第一晶体管的第一源极连接至第二晶体管的第二源极。并且第一共享源极接点在垂直于第一方向的第二方向上，自第一单元结构跨越共享单元边界延伸至第二单元结构。

2、优选地，所述内容可定址存储器阵列还包括：一第三晶体管，位于上述第一比较器电路中，上述第三晶体管具有一第三栅极、一第三漏极以及一第三源极，其中的每一者形成在上述基板上；一第四晶体管，位于上述第二比较器电路中，上述第四晶体管具有一第四栅极、一第四漏极以及一第四源极，其中的每一者形成在上述基板上；以及一第二共享源极接点，着陆于上述第三晶体管的上述第三源极与上述第四晶体管的上述第四源极上，进而将上述第三晶体管的上述第三源极连接至上述第四晶体管的上述第四源极，其中上述第二共享源极接点沿着上述第二方向，自上述第一单元结构跨越上述共享单元边界延伸至上述第二单元结构。

3、优选地，上述第一共享源极接点耦接至一第一金属匹配线，而上述第二共享源极接点耦接至一第一金属接地线，上述第一金属匹配线与上述第一金属接地线沿着上述第一方向在上述共享单元边界处彼此对准。

4、优选地，上述第一存储电路包括一传输闸晶体管，上述传输闸晶体管具有一栅极、一漏极以及一源极，其中的每一者形成在上述基板上，上述传输闸晶体管的上述栅极耦接至一字元线，其中上述第一共享源极接点耦接至一匹配线，并且上述字元线与上述匹配线形成在不同的金属层中。

5、优选地，上述匹配线耦接至一匹配线着陆垫，上述匹配线沿着上述第二方向具有大于上述匹配线着陆垫的长度，并且上述匹配线与上述匹配线着陆垫位于不同的金属层中。

6、优选地，上述匹配线着陆垫与上述字元线位于相同的金属层中。

7、本公开实施例提供一种三元内容可定址存储器(tcam)阵列。上述tcam阵列包括位于基板上方的第一tcam单元及第二tcam单元。第一tcam单元与第二tcam单元沿着第一方向共享单元边界。上述tcam阵列更包括多个第一金属线，位于基板上方并且在第一方向上延伸，其中多个第一金属线中的一者在单元边界处延伸。上述tcam阵列更包括多个第二金属线，位于多个第一金属线上方，并且在垂直于第一方向的第二方向上延伸。多个第二金属线包括第一字元线、第二字元线以及匹配线着陆垫。第一字元线及第二字元线跨越第一tcam单元与第二tcam单元的总长度，而匹配线着陆垫跨越第一tcam单元与第二tcam单元的部分长度。匹配线着陆垫夹设于第一字元线与第二字元线之间，并且被第一字元线与第二字元线所围绕，使得匹配线着陆垫位于第一字元线与第二字元线的一凹陷部分内。

8、优选地，上述第一金属线中的上述一者，为电性耦接至上述匹配线着陆垫的一第一金属匹配线。

9、优选地，上述第一金属线中的另一者为一第一金属接地线，上述第一金属接地线同样在上述单元边界处延伸，其中上述第二金属线更包括电性耦接至上述第一金属接地线的一第二金属接地线。

10、优选地，所述三元内容可定址存储器阵列还包括：多个第三金属线，位于上述第二金属线上方并且在上述第一方向上延伸；以及多个第四金属线，位于上述第三金属线上方并且在上述第二方向上延伸，上述第四金属线具有一插脚输出匹配线以及一插脚输出接地线，其中上述第三金属线将上述匹配线着陆垫耦接至上述插脚输出匹配线，并且将上述第二金属接地线耦接至上述插脚输出接地线。

技术特征：

1.一种内容可定址存储器阵列，其特征在于，包括：

2.如权利要求1所述的内容可定址存储器阵列，其特征在于，还包括：

3.如权利要求2所述的内容可定址存储器阵列，其特征在于，上述第一共享源极接点耦接至一第一金属匹配线，而上述第二共享源极接点耦接至一第一金属接地线，上述第一金属匹配线与上述第一金属接地线沿着上述第一方向在上述共享单元边界处彼此对准。

4.如权利要求1所述的内容可定址存储器阵列，其特征在于，上述第一存储电路包括一传输闸晶体管，上述传输闸晶体管具有一栅极、一漏极以及一源极，其中的每一者形成在上述基板上，上述传输闸晶体管的上述栅极耦接至一字元线，

5.如权利要求4所述的内容可定址存储器阵列，其特征在于，上述匹配线耦接至一匹配线着陆垫，上述匹配线沿着上述第二方向具有大于上述匹配线着陆垫的长度，并且上述匹配线与上述匹配线着陆垫位于不同的金属层中。

6.如权利要求5所述的内容可定址存储器阵列，其特征在于，上述匹配线着陆垫与上述字元线位于相同的金属层中。

7.一种三元内容可定址存储器阵列，其特征在于，包括：

8.如权利要求7所述的三元内容可定址存储器阵列，其特征在于，上述第一金属线中的上述一者，为电性耦接至上述匹配线着陆垫的一第一金属匹配线。

9.如权利要求8所述的三元内容可定址存储器阵列，其特征在于，上述第一金属线中的另一者为一第一金属接地线，上述第一金属接地线同样在上述单元边界处延伸，其中上述第二金属线更包括电性耦接至上述第一金属接地线的一第二金属接地线。

10.如权利要求9所述的三元内容可定址存储器阵列，其特征在于，还包括：

技术总结本公开提供一种内容可定址存储器(CAM)阵列，包括共享单元边界的第一及第二单元结构。第一单元结构包括第一存储电路及第一比较器电路，第一比较器电路包括具有栅极、漏极与源极的第一晶体管。第二单元结构包括第二存储电路及第二比较器电路，第二比较器电路包括具有栅极、漏极与源极的第二晶体管。CAM阵列更包括第一共享源极接点，着陆于第一晶体管的源极与第二晶体管的源极上。第一共享源极接点将第一晶体管的源极连接至第二晶体管的源极。并且第一共享源极接点自第一单元结构跨越共享单元边界延伸至第二单元结构。本公开还涉及一种三元内容可定址存储器阵列。技术研发人员：于殿圣,陈建志,廖忠志受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20231109技术公布日：2024/6/30