具有时间对准的数据流的无线电路的制作方法

本公开整体涉及电子设备，并且更具体地涉及具有无线通信电路的电子设备。

背景技术：

1、电子设备可具备无线通信能力。具备无线通信能力的电子设备具有无线通信电路，该无线通信电路具有一个或多个天线。无线通信电路中的无线收发器电路使用天线来发射和接收射频信号。

2、由天线发射的射频信号可通过一个或多个功率放大器进行馈送，该一个或多个功率放大器被配置为将低功率模拟信号放大成更适合于通过空气进行长距离传输的更高功率信号。射频功率放大器可接收射频信号和控制信号。如果不注意，则到达功率放大器的射频信号和控制信号可能在时间上不对准并且可劣化功率放大器的性能。

技术实现思路

1、电子设备可包括无线通信电路。该无线通信电路可包括：一个或多个处理器或信号处理块，该一个或多个处理器或信号处理块用于生成基带信号；收发器，该收发器用于接收数字信号并且用于生成对应射频信号；和一个或多个射频放大器，该一个或多个射频放大器被配置为放大这些射频信号以由该电子设备中的一个或多个天线来传输。射频放大器可接收射频信号和控制信号。

2、本公开的一方面提供了一种电路，包括：第一数模转换器(dac)；第二数模转换器(dac)；第一数据锁存器，该第一数据锁存器被配置为接收第一数据流以及经由第一时钟树接收第一时钟信号；第二数据锁存器，该第二数据锁存器被配置为接收第二数据流以及经由第二时钟树接收第二时钟信号；时钟控制接口电路，该时钟控制接口电路耦接在该第一数据锁存器和该第一dac之间并且耦接在该第二数据锁存器和该第二dac之间，该时钟控制接口电路具有多个寄存器，该多个寄存器中的每一者被配置为接收参考时钟信号；第一恒定时延控制(clc)和时钟域交叉(cdc)电路，该第一clc和cdc电路耦接在该时钟控制接口电路和该第一dac之间；和第二恒定时延控制(clc)和时钟域交叉(cdc)电路，该第二clc和cdc电路耦接在该时钟控制接口电路和该第二dac之间。

3、该射频放大器可具有耦接到该第一dac的射频输入和耦接到该第二dac的控制输入。该电路还可包括第三时钟树，该第三时钟树被配置为接收时钟源并且将该参考时钟信号输出到该时钟控制接口电路，该第三时钟树具有比该第一时钟树少的时钟缓冲器级并且具有比该第二时钟树少的时钟缓冲器级。该第一和/或第二clc和cdc电路可被配置为：从该时钟控制接口电路接收该参考时钟信号；从该时钟控制接口电路中的该寄存器中的一者接收该第一数据流；以及使用相对于该参考时钟信号延迟恒定时间偏移的输出时钟信号来生成经内插输出信号。该恒定时间偏移可独立于该输出时钟信号的频率和相位。

4、本公开的一方面提供了一种无线电路，该无线电路包括：第一数模转换器(dac)，该第一dac耦接到该射频放大器的第一输入；第二数模转换器(dac)，该第二dac耦接到该射频放大器的第二输入；第一恒定时延控制(clc)子电路，该第一clc子电路耦接到该第一dac的输入；和第二恒定时延控制(clc)子电路，该第二clc子电路耦接到该第二dac的输入。该无线电路还可包括：第一时钟域交叉(cdc)子电路，该第一cdc子电路耦接到该第一clc子电路；和第二时钟域交叉(cdc)子电路，该第二cdc子电路耦接到该第二clc子电路。该无线电路还可包括寄存器层，该寄存器层由参考时钟信号控制并且具有耦接到该第一clc子电路和该第二clc子电路的输出，其中该第一clc子电路和该第二clc子电路被配置为接收该参考时钟信号。该无线电路还可包括：第一交叉开关电路，该第一交叉开关电路耦接到该寄存器的第一部分；第二交叉开关电路，该第二交叉开关电路耦接到该寄存器的第二部分；和时钟树，该时钟树被配置为将该参考时钟信号输出到该寄存器层。

5、本公开的一方面提供一种无线电路，包括：第一组数据源；第二组数据源；数据锁存和重定时电路，该数据锁存和重定时电路被配置为从该第一组数据源接收第一数据流并且从该第二组数据源接收第二数据流；复用电路，该复用电路被配置为从该数据锁存和重定时电路接收信号；寄存器层，该寄存器层被配置为接收来自该复用电路的信号和参考时钟信号；第一组恒定时延控制(clc)和时钟域交叉(cdc)电路，该第一组clc和cdc电路被配置为接收来自该寄存器的第一部分的信号、该参考时钟信号和输出时钟信号；和第二组恒定时延控制(clc)和时钟域交叉(cdc)电路，该第二组clc和cdc电路被配置为接收来自该寄存器的第二部分的信号、该参考时钟信号和该输出时钟信号。该无线电路还可包括：第一组数模转换器(dac)，该第一组dac耦接到该第一组clc和cdc电路并且耦接到该rf放大器的射频输入；和第二组数模转换器(dac)，该第二组dac耦接到该第二组clc和cdc电路并且耦接到该rf放大器的控制输入。

技术特征：

1.一种电路，包括：

2.根据权利要求1所述的电路，还包括：

3.根据权利要求2所述的电路，其中所述第二dac是被配置为向所述射频放大器的所述控制输入输出可变电源电压的包络跟踪电路的一部分。

4.根据权利要求2所述的电路，其中所述第二dac是被配置为向所述射频放大器的可调整负载部件输出控制信号的控制信号发生器的一部分。

5.根据权利要求1所述的电路，还包括：

6.根据权利要求1所述的电路，其中：

7.根据权利要求6所述的电路，还包括：

8.根据权利要求6所述的电路，还包括：

9.根据权利要求8所述的电路，还包括：

10.根据权利要求1所述的电路，其中所述第一clc和cdc电路被配置为：

11.根据权利要求10所述的电路，其中所述恒定时间偏移独立于所述输出时钟信号的频率和相位。

12.根据权利要求11所述的电路，其中所述第一clc和cdc电路包括：

13.根据权利要求12所述的电路，其中所述第一clc和cdc电路还包括：

14.根据权利要求13所述的电路，其中所述第一clc和cdc电路还包括：

15.一种无线电路，包括：

16.根据权利要求15所述的无线电路，还包括：

17.根据权利要求15所述的无线电路，还包括：

18.根据权利要求17所述的无线电路，还包括：

19.一种无线电路，包括：

20.根据权利要求19所述的无线电路，还包括：

技术总结本公开涉及具有时间对准的数据流的无线电路。一种射频放大器可具有被配置为接收射频信号的射频输入和用于接收控制信号的控制输入。可使用第一组数模转换器(DAC)来生成该射频信号，而可使用第二组DAC来生成该控制信号。旨在用于该第一组DAC的数据可通过第一组重定时电路和第一交叉开关电路来馈送。旨在用于该第二组DAC的数据可通过第二组重定时电路和第二交叉开关电路来馈送。可采用低偏斜时钟控制接口以及恒定时延控制和时钟域交叉电路来确保到达该第一组DAC的数据流与到达该第二组DAC的数据流是时间对准的。技术研发人员：S·亨茨勒,A·克林坎受保护的技术使用者：苹果公司技术研发日：技术公布日：2024/7/23