多通道逐次逼近型模数转换器系统、集成电路、芯片与设备的制作方法

本公开涉及集成电路，尤其涉及一种多通道逐次逼近型模数转换器系统、集成电路、芯片与设备。

背景技术：

1、逐次逼近型模数转换器(sar adc)因其结构简单、功耗低、工艺友好的特点应用广泛，如图1所示单通道sar adc基本电路结构主要包含采样保持电路(s/h)、模数转换器dac、比较器、逐次逼近寄存器(sar logic)等部分。其中，采样保持电路对输入的模拟信号vin进行采样与保持，由比较器对vin与dac产生的电压信号vdac进行比较，比较结果由sar logic进行数字逻辑锁存并控制dac翻转产生新的参考电压信号，并与vin再次比较，sar logic一般采用二分查找算法基于比较器的比较结果控制dac产生的电压信号，如图2示出sar adc基本工作原理，vref为外部提供给dac的参考电压，sar logic第一次控制dac输出的电压信号vdac是vref/2，第二次为vref/2±vref/4，第三次是vref/2±vref/4±vref/8，第四次是vref/2±vref/4±vref/8±vref/16，依次进行n位比较，在此过程中dac建立的电压信号vdac逐渐逼近vin，或者说逐位判断vin是小于vdac还是大于vdac，如果第n次的vin＞vdac，则比较器输出逻辑高电平或“l”，sar logic的第n位为1。反之，vin＜vdac，比较器输入逻辑低电平或“0”，sar logic的第n位为0，以此类推，直至比较到sar logic的最低有效位。上述操作结束后，也就完成了模拟信号vin到数字信号dout的转换，转换结果可以锁存在sarlogic寄存器内。其中，dac目前普遍使用电容型dac，它能比电阻型dac提供更好的匹配性，dac中的电容在每次翻转产生新的电压信号vdac时的电容翻转过程需要vref提供能量。其中，vref可以由芯片外部提供，片外可以用uf级别的大电容来稳压。

2、多通道sar adc因为可以同时对多路信号进行模数转换而应用广泛，一般来说，多路sar adc会共用一个参考电压vref，以有效节约资源，且利于增益校准等功能，例如，图3示出一种多通道sar adc的结构框图，包括多个sar adc，每个sar adc可以采用图1示出的电路结构，多个sar adc通过串行接口或并行接口向外输出转换后的数字信号，其中，同一参考电压vref输入到多个sar adc中，以对多路输入信号(vin1至vini)进行模数转换。而在多通道sar adc中，各个通道sar adc同时工作时，sar adc中的dac进行电容翻转会对vref造成冲击，引起vref的抖动从而影响到各通道sar adc的模数转换性能。

技术实现思路

1、有鉴于此，本公开提出了一种多通道逐次逼近型模数转换器系统、集成电路、芯片与设备，能够控制不同通道的sar adc在不同时间进行模数转换，以尽可能将各路sar adc中dac电容翻转对参考电压的扰动影响减到最低，从而可以有效提高多通道sar adc的模数转换性能。

2、根据本公开的一方面，提供了一种多通道逐次逼近型模数转换器系统，包括：多级环形振荡器电路以及多个逐次逼近型模数转换器；所述多级环形振荡器电路，用于产生多个不同相位的时钟信号，并输出所述多个不同相位的时钟信号至所述多个逐次逼近型模数转换器；所述多个逐次逼近型模数转换器共同输入同一参考电压，各个逐次逼近型模数转换器用于在输入的时钟信号的控制下，基于所述参考电压，将输入的模拟信号转换为数字信号，其中，不同逐次逼近型模数转换器输入不同相位的时钟信号，以使不同逐次逼近型模数转换器在不同时间进行模数转换。

3、在一种可能的实现方式中，所述多级环形振荡器电路包括：n个首尾连接的反相器，用于产生n个不同相位的初始时钟信号；以及，多个逻辑门电路，用于根据所述n个不同相位的初始时钟信号，生成m个不同相位的时钟信号；其中，n为大于1的奇数，m包括2n，所述多个逻辑门电路包括n个非门以及m个与门；所述n个非门用于根据所述n个不同相位的初始时钟信号，生成n个不同相位的反相信号；所述m个与门用于根据所述n个不同相位的初始时钟信号以及所述n个不同相位的反相信号，生成m个不同相位的时钟信号。

4、在一种可能的实现方式中，每个逐次逼近型模数转换器包括：采样保持电路、比较器、逐次逼近逻辑电路、数模转换器；其中，所述多级环形振荡器电路产生的不同时钟信号输入至不同逐次逼近型模数转换器中的比较器，以控制不同逐次逼近型模数转换器中的比较器在不同时间进行比较；其中，所述采样保持电路用于对输入的模拟信号进行采样和保持，并输出采样信号至所述比较器；所述数模转换器用于根据所述参考电压以及所述逐次逼近逻辑电路输出的控制信号，生成参考信号并输出参考信号至所述比较器；所述控制信号用于控制所述数模转换器进行电容翻转，以产生不同的参考信号；所述比较器用于在输入的时钟信号的控制下，对所述采样信号与所述参考信号进行比较，并输出比较结果至所述逐次逼近逻辑电路；所述逐次逼近逻辑电路用于基于所述比较结果生成所述控制信号，以及输出所述模拟信号对应的数字信号。

5、在一种可能的实现方式中，所述比较器用于在输入的时钟信号的正脉冲宽度期间对所述采样信号和所述参考信号进行比较，并在所述时钟信号的正脉冲下降沿结束比较，以及输出比较结果至所述逐次逼近逻辑电路。

6、在一种可能的实现方式中，所述数模转换器包括电容阵列以及与所述电容阵列中每个电容连接的开关，所述电容阵列的输出端连接所述比较器，以向所述比较器输出参考信号；所述参考电压分别经过相应的开关输入至所述电容阵列中的各个电容；所述逐次逼近逻辑电路产生的控制信号用于控制与所述电容阵列连接的各个开关的翻转，以控制所述电容阵列中电容翻转来产生不同的参考信号。

7、在一种可能的实现方式中，所述系统还包括：参考电压输入电路，用于向所述多个逐次逼近型模数转换器中的数模转换器输入同一参考电压，所述参考电压输入电路包括正负电压输入端，以及与所述正负电压输入端连接的多个子电压输入电路；正负电压输入端包括正电压输入端和负电压输入端；其中，每个子电压输入电路包括：去耦电容、两个第一电阻以及两个第二电阻；所述去耦电容两端分别连接一个第一电阻的第一端，每个第一电阻的第二端分别连接一个第二电阻的第一端以及模数转换器，每个第二电阻的第一端还连接数模转换器，两个第二电阻的第二端分别连接所述正负输入端，以使每个子电压输入电路提供给连接的数模转换器的参考电压在所述第二电阻的电压值与所述第一电阻的电压值之间。

8、在一种可能的实现方式中，所述系统还包括：与所述多个逐次逼近型模数转换器连接的串行接口或并行接口，用于输出各个逐次逼近型模数转换器生成的数字信号。

9、根据本公开的另一方面，提供了一种集成电路，包括：任一项所述的多通道逐次逼近型模数转换器系统。

10、根据本公开的另一方面，提供了一种芯片，包括：任一项所述的多通道逐次逼近型模数转换器系统。

11、根据本公开的另一方面，提供了一种电子设备，包括：所述的集成电路，和/或，所述的芯片。

12、根据本公开的各方面，通过多级环形振荡器电路产生多个不同相位的时钟信号给不同的sar adc，可以控制不同sar adc在不同时间根据同一参考电压进行模数转换，可以将每一路sar adc中的电容翻转对参考电压的冲击时间岔开，尽可能将对参考电压的扰动影响减到最低，从而可以有效降低任意sar adc进行模数转换时对其它sar adc产生的干扰，有利于提高多通道sar adc的模数转换性能。

13、根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。