技术新讯 > 电子电路装置的制造及其应用技术 > 一种3D-NAND存储器及其制备方法  >  正文

一种3D-NAND存储器及其制备方法

  • 国知局
  • 2024-08-02 15:35:07

本发明涉及半导体,尤其涉及一种3d-nand存储器及其制备方法。

背景技术:

1、3d nand(三维闪存存储器)是一种低成本和高密度存储器。3dnand器件通常采用通心粉结构。通过在栅极电介质上沉积非常薄的沟道材料,可以形成通心粉结构,通心粉结构的中间空隙填充有绝缘电介质。在通心粉结构的形成工艺中,通常采用薄膜顺序沉积的方法,即先生长栅极电介质材料,再沉积沟道材料。

2、对于通心粉结构的3d nand器件而言,其栅极电介质的介电常数越高,3d nand器件的性能越好。但是,由于现有的3d nand器件通常采用多晶硅作为沟道材料,多晶硅一般在较高温度下沉积,而介电常数更高的栅极电介质材料不耐高温,如果采用薄膜顺序沉积的方法会限制了多晶硅沟道的形成。

技术实现思路

1、鉴于上述的分析,本发明实施例旨在提供一种3d-nand存储器及其制备方法,用以解决现有技术中3d-nand存储器采用高介电常数的栅介质而引发的高温限制技术问题。

2、一方面,本发明实施例提供了一种3d-nand存储器的制备方法,包括如下步骤:

3、在衬底上依次形成交替堆叠的多个介质薄膜和多个栅极薄膜以及贯穿所述多个介质薄膜和所述多个栅极薄膜的沟道孔;

4、在所述沟道孔的侧壁上形成栅介质替换层;

5、在所述沟道孔内形成沟道诱导层;

6、诱导所述沟道诱导层形成沟道层;以及

7、清除所述栅介质替换层并替换成栅介质层,所述栅介质层的材料的介电常数高于氧化硅。

8、基于上述方法的进一步改进,所述沟道诱导层的材料为非晶材料,所述诱导所述沟道诱导层形成沟道层包括:

9、在所述沟道诱导层上溅射镍并退火形成镍基化合物;

10、采用诱导退火技术将所述沟道诱导层的非晶材料诱导形成多晶材料,得到所述沟道层。

11、基于上述方法的进一步改进,所述沟道诱导层的材料为以下中的任一项:

12、硅、二维材料、铟镓锌氧化物、硅锗合金。

13、基于上述方法的进一步改进,所述栅介质替换层的材料为氮化硅。

14、基于上述方法的进一步改进,所述栅介质层的材料为铪基氧化物。

15、基于上述方法的进一步改进,所述清除所述栅介质替换层并替换成介电常数高于氧化硅的栅介质层包括:

16、使用腐蚀液去除所述栅介质替换层,留下微孔;

17、向所述微孔内填充介电常数高于氧化硅的栅介质材料;以及

18、采用化学机械平坦化工艺或者回刻工艺去除器件表面的栅介质材料,得到栅介质层。

19、基于上述方法的进一步改进,所述在所述沟道孔的侧壁上形成栅介质替换层包括:

20、在所述沟道孔上沉积替换栅薄膜;以及

21、采用回刻工艺去除所述衬底上以及器件表面的替换栅材料。

22、另一方面,本发明实施例提供了一种3d-nand存储器,包括:

23、衬底;

24、位于所述衬底上的堆叠结构;沿所述衬底的厚度方向,所述堆叠结构包括交替堆叠的多个介质薄膜和多个栅极薄膜;所述堆叠结构包括贯穿所述多个介质薄膜和所述多个栅极薄膜的沟道孔;

25、在所述沟道孔的侧壁上堆叠的栅介质层;所述栅介质层的材料的介电常数高于氧化硅;

26、在沟道孔中填充有沟道层。

27、基于上述存储器的进一步改进,所述栅介质层的材料为铪基氧化物。

28、基于上述存储器的进一步改进,所述沟道层的材料为以下中的任一项:

29、多晶硅、多晶二维材料、多晶铟镓锌氧化物、多晶硅锗合金。

30、与现有技术相比,本发明至少可实现如下有益效果之一:

31、1、通过替换栅结构,本发明方案可以在高温环境下形成沟道层后再生长具有高介电常数的栅介质,从而有效的回避了高介电常数的栅介质不能承受高温的问题。

32、2、本发明方案提出的3d-nand存储器采用了高介电常数的栅介质,器件性能更佳。

33、本发明中,上述各技术方案之间还可以相互组合,以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述,并且,部分优点可从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。

技术特征:

1.一种3d-nand存储器的制备方法,其特征在于,包括:

2.根据权利要求1所述的制备方法,其特征在于,所述沟道诱导层的材料为非晶材料,所述诱导所述沟道诱导层形成沟道层包括:

3.根据权利要求2所述的制备方法,其特征在于,所述沟道诱导层的材料为以下中的任一项:

4.根据权利要求1所述的制备方法,其特征在于,所述栅介质替换层的材料为氮化硅。

5.根据权利要求1所述的制备方法,其特征在于,所述栅介质层的材料为铪基氧化物。

6.根据权利要求1所述的制备方法,其特征在于,所述清除所述栅介质替换层并替换成介电常数高于氧化硅的栅介质层包括:

7.根据权利要求1所述的制备方法,其特征在于,所述在所述沟道孔的侧壁上形成栅介质替换层包括:

8.一种3d-nand存储器,其特征在于,包括:

9.根据权利要求7所述的存储器,其特征在于,所述栅介质层的材料为铪基氧化物。

10.根据权利要求7所述的存储器,其特征在于,所述沟道层的材料为以下中的任一项:

技术总结本发明涉及一种3D‑NAND存储器及其制备方法,涉及半导体技术领域,解决了现有技术中3D‑NAND存储器采用高介电常数的栅介质而引发的高温限制技术问题。该3D‑NAND存储器的制备方法包括:在衬底上依次形成交替堆叠的多个介质薄膜和多个栅极薄膜以及贯穿所述多个介质薄膜和所述多个栅极薄膜的沟道孔;在所述沟道孔的侧壁上形成栅介质替换层;在所述沟道孔内形成沟道诱导层;诱导所述沟道诱导层形成沟道层;以及清除所述栅介质替换层并替换成栅介质层,所述栅介质层的材料的介电常数高于氧化硅。技术研发人员:刘金彪,罗军,柴俊帅,王晓磊,李俊峰,叶甜春受保护的技术使用者:中国科学院微电子研究所技术研发日:技术公布日:2024/7/23

本文地址:https://www.jishuxx.com/zhuanli/20240801/246742.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。