DRAM存储芯片的封装结构的制作方法

本发明涉及半导体芯片封装，尤其是涉及一种dram存储芯片的封装结构。

背景技术：

1、目前相关的电子产品逐渐向轻、薄的形式发展，因此对电路中的芯片封装结构提出了新的需求。

2、dram(dynamic random access memory，动态随机存储器)存储芯片作为常用的内存，已广泛应用到电子产品中。

3、随着对内存容量的需求越来越高，相关的封装方式已无法满足轻、薄的形式，如何在有限空间提高存储器容量，解决空间受限的问题得到关注。

技术实现思路

1、本发明的内容部分用于以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。本公开的内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。

2、本发明的一些实施例提供了dram存储芯片的封装结构，来解决以上背景技术部分提到的技术问题。

3、本发明的一些实施例提供了一种dram存储芯片的封装结构，包括多个叠置的存储芯片组件，每个所述存储芯片组件包括基板、第一导电部、导电柱、第一导电层和第二导电层，其中，

4、第一导电部设置到基板的第一面；所述第一导电层和所述第二导电层设置到所述基板的第一面和第二面，所述第一导电层与所述第一导电部连接；所述导电柱贯通所述基板与所述第一导电层和第二导电层连接。。

5、可选的，所述存储芯片组件还包括第一通孔，在制备过程中，当第一导电部放置到基板的第一面后，对该基板和第一导电部进行打孔操作以形成所述第一通孔。

6、可选的，所述存储芯片组件还包括绝缘层，在形成所述第一通孔后，该绝缘层覆盖所述基板的第二面、第一通孔以及第一导电部。

7、可选的，所述绝缘层是高分子绝缘膜。

8、可选的，对所述第一通孔进行打孔操作以形成第二通孔。

9、可选的，所述存储芯片组件还包括第二导电部，对所述基板的第一面的绝缘层进行切削操作，使得第一导电部露出，并在该第一导电部上焊接第二导电部。

10、可选的，所述第一导电层和第二导电层在形成过程中，所述第一导电层能够包裹所述绝缘层的第一面以及第二导电部，所述第二导电层能够包裹所述绝缘层的第二面，同时填充所述第二通孔形成导电柱。

11、可选的，所述第二导电层的底部连接有第三导电部，所述第三导电部与电路基板或者相邻的第一导电部连接。

12、可选的，所述第二导电部和所述第三导电部是焊球。

13、可选的，所述第一导电部是金属垫片。

14、本发明的上述实施例具有如下有益效果：通过本发明的dram存储芯片的封装结构，能够实现多个存储芯片组件的叠置，合理利用了有限空间。具体而言，通过设置导电柱、第一导电层、第二导电层能够减少连接线的布置，具体地，通过设置导电柱，可以使基板的第二面的电性传递到基板的第一面。此外，第一导电层和第二导电层还能够使相邻的存储芯片组件电连接，进一步减少了连接线的布置，大幅节约了整体占用的空间。

技术特征：

1.一种dram存储芯片的封装结构，其特征在于，包括多个叠置的存储芯片组件，每个所述存储芯片组件包括基板、第一导电部、导电柱、第一导电层和第二导电层，其中，

2.根据权利要求1所述的dram存储芯片的封装结构，其特征在于，所述存储芯片组件还包括第一通孔，在制备过程中，当第一导电部放置到基板的第一面后，对该基板和第一导电部进行打孔操作以形成所述第一通孔。

3.根据权利要求2所述的dram存储芯片的封装结构，其特征在于，所述存储芯片组件还包括绝缘层，在形成所述第一通孔后，该绝缘层覆盖所述基板的第二面、第一通孔以及第一导电部。

4.根据权利要求3所述的dram存储芯片的封装结构，其特征在于，所述绝缘层是高分子绝缘膜。

5.根据权利要求3所述的dram存储芯片的封装结构，其特征在于，对所述第一通孔进行打孔操作以形成第二通孔。

6.根据权利要求4所述的dram存储芯片的封装结构，其特征在于，所述存储芯片组件还包括第二导电部，对所述基板的第一面的绝缘层进行切削操作，使得第一导电部露出，并在该第一导电部上焊接第二导电部。

7.根据权利要求6所述的dram存储芯片的封装结构，其特征在于，所述第一导电层和第二导电层在形成过程中，所述第一导电层能够包裹所述绝缘层的第一面以及第二导电部，所述第二导电层能够包裹所述绝缘层的第二面，同时填充所述第二通孔形成导电柱。

8.根据权利要求7所述的dram存储芯片的封装结构，其特征在于，所述第二导电层的底部连接有第三导电部，所述第三导电部与电路基板或者相邻的第一导电部连接。

9.根据权利要求8所述的dram存储芯片的封装结构，其特征在于，所述第二导电部和所述第三导电部是焊球。

10.根据权利要求1所述的dram存储芯片的封装结构，其特征在于，所述第一导电部是金属垫片。

技术总结本发明提供了一种DRAM存储芯片的封装结构，包括多个叠置的存储芯片组件，每个存储芯片组件包括基板、第一导电部、导电柱、第一导电层和第二导电层，其中，第一导电部设置到基板的第一面；第一导电层和第二导电层设置到基板的第一面和第二面，第一导电层与第一导电部连接；导电柱贯通基板与第一导电层和第二导电层连接。该实施方式通过设置导电柱、第一导电层、第二导电层能够减少连接线的布置；通过设置导电柱，可以使基板的第二面的电性传递到基板的第一面。此外，第一导电层和第二导电层还能够使相邻的存储芯片组件电连接，进一步减少了连接线的布置，大幅节约了整体占用的空间。技术研发人员：耿玓,王桂磊,赵超,李伟伟,卢年端,李泠受保护的技术使用者：北京超弦存储器研究院技术研发日：技术公布日：2024/7/23