一种DRAM芯片及其写入补偿方法和存储控制单元与流程

本技术实施例涉及集成电路，尤指一种dram芯片及其写入补偿方法和存储控制单元。

背景技术：

1、dram(动态随机存取内存)存储单元，在一些实施例中由一个电容c和一个负责开关的选择mos(金属氧化物半导体场效应晶体管)管m1组成。

技术实现思路

1、本技术实施例提供了一种dram芯片及其写入补偿方法和存储控制单元，能够对漏电电压进行电压补偿。

2、本技术实施例提供了一种dram芯片，可以包括多个存储单元和多个写入电路，每个存储单元包括一个电容和一个晶体管；每个写入电路通过一条位线与一组存储单元相连；共用同一字线的存储单元中相邻的两个存储单元之间存在寄生mos管，所述寄生mos管随着字线电位的变化与所述晶体管同时打开和关闭；

3、每个所述写入电路包括：一个开关组件和多个配置电源端；

4、所述开关组件，设置为与所述位线相连，根据所述存储单元需要写入的数据以及所述存储单元的两个相邻存储单元需要写入的数据选择相应的配置电源端将对应的电源信号输入所述位线。

5、在本技术的示例性实施例中，所述dram芯片还可以包括：写补偿计算单元；

6、所述写补偿计算单元，设置为接收外部设备输入的待存储数据，将每行待存储数据通过所述多个写入电路写入所述多个存储单元，并对于每个所述写入电路产生相应的开关选择信号。

7、在本技术的示例性实施例中，所述多个配置电源端包括多个配置电压端；所述多个配置电压端提供多个不同的第一类型电压和多个不同的第二类型电压；所述第一类型电压是指大于或等于预设的第一电压阈值的电压，所述第二类型电压是指小于或等于预设的第二电压阈值的电压，所述第一电压阈值大于所述第二电压阈值；

8、每个开关组件可以包括：第一开关、第二开关和第三开关；

9、所述第一开关，设置为根据所述存储单元需要写入的数据选择所述第二开关与所述位线相连，或者所述第三开关与所述位线相连；所述开关选择信号包括控制所述第一开关选择所述第二开关与所述位线相连的信号，或者选择所述第三开关与所述位线相连的信号；

10、所述第二开关，设置为在与所述位线连接后，根据所述两个相邻存储单元的存储数据输出不同的第一类型电压；所述开关选择信号包括所述不同的第一类型电压的选择信号；

11、所述第三开关，设置为在与所述位线连接后，根据所述两个相邻存储单元的存储数据输出不同的第二类型电压；所述开关选择信号包括所述不同的第二类型电压的选择信号。

12、在本技术的示例性实施例中，所述第一开关，可以设置为当所述存储单元需要写入的数据为1时，选择所述第二开关与所述位线相连，所述位线接通所述第一类型电压；当所述存储单元需要写入的数据为0时，选择所述第三开关与所述位线相连，所述位线接通所述第二类型电压；

13、所述第一类型电压和所述第二类型电压分别可以包括三个电压；

14、所述第一类型电压包含的三个电压通过所述第二开关连接到所述第一开关的第一组输入端口，所述第二开关设置为根据两个相邻的存储单元需要写入的数据是否与本存储单元需要写入的数据相同，在所述第一类型电压包含的三个电压中择一输出；

15、所述第二类型电压包含的三个电压通过所述第三开关连接到所述第一开关的第二组输入端口，所述第三开关设置为根据两个相邻的存储单元需要写入的数据是否与本存储单元需要写入的数据相同，在所述第二类型电压包含的三个电压中择一输出。

16、在本技术的示例性实施例中，所述的存储阵列还可以包括隔离晶体管；每条位线上分别连接有一个隔离晶体管。

17、本技术实施例还提供了一种dram芯片的写入补偿方法，基于所述的dram芯片；所述方法可以包括：

18、获取被选中的存储单元需要写入的数据，以及与所述被选中的存储单元共用一个字线的两个存储单元需要写入的数据，其中，所述两个存储单元分别与所述被选中的存储单元相邻；

19、根据所述被选中的存储单元需要写入的数据，以及所述两个存储单元需要写入的数据是否与所述被选中的存储单元需要写入的数据相同，从预设的多个配置电源端中择一输出电源信号。

20、在本技术的示例性实施例中，所述方法还可以包括：

21、在从预设的多个配置电源端中择一输出电源信号之前，获取开关选择信号，根据所述开关选择信号从预设的多个配置电源端中择一输出电源信号。

22、在本技术的示例性实施例中，所述多个配置电源端包括多个配置电压端；所述多个配置电压端提供多个不同的第一类型电压和多个不同的第二类型电压；所述第一类型电压是指大于或等于预设的第一电压阈值的电压，所述第二类型电压是指小于或等于预设的第二电压阈值的电压，所述第一电压阈值大于所述第二电压阈值。

23、在本技术的示例性实施例中，所述第一类型电压可以包括：第一电压、第二电压和第三电压；其中，所述第一电压小于所述第二电压，所述第二电压小于所述第三电压；

24、所述根据所述被选中的存储单元需要写入的数据，以及所述两个存储单元需要写入的数据是否与所述被选中的存储单元需要写入的数据相同，从预设的多个配置电源端中择一输出电源信号，可以包括：

25、当所述被选中的存储单元需要写入的数据为1时：

26、如果所述两个存储单元需要写入的数据均为1，选择第一电压输出；

27、如果所述两个存储单元中一个存储单元需要写入的数据为1，另一个存储单元需要写入的数据为0，选择第二电压输出；

28、如果所述两个存储单元需要写入的数据均为0，所述位线输入电压为第三电压。

29、在本技术的示例性实施例中，所述第二类型电压可以包括：第四电压、第五电压和第六电压；其中，所述第四电压小于所述第五电压，所述第五电压小于所述第六电压；

30、当所述被选中的存储单元需要写入的数据为0时：

31、如果所述两个存储单元需要写入的数据均为1，所述位线输入电压为第四电压；

32、如果所述两个存储单元中一个存储单元需要写入的数据为1，另一个存储单元的存储数据为0，所述位线输入电压为第五电压；

33、如果所述两个存储单元的存储数据均为0，所述位线输入电压为第六电压。

34、本技术实施例还提供了一种dram芯片的存储控制单元，可以包括处理器和计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令被所述处理器执行时，实现所述的dram芯片的写入补偿方法。

35、与相关技术相比，本技术实施例的dram芯片，可以包括多个存储单元和多个写入电路，每个存储单元包括一个电容和一个晶体管；每个写入电路通过一条位线与一组存储单元相连；共用同一字线的存储单元中相邻的两个存储单元之间存在寄生mos管，所述寄生mos管随着字线电位的变化与所述晶体管同时打开和关闭；每个所述写入电路包括：一个开关组件和多个配置电源端；所述开关组件，设置为与所述位线相连，根据所述存储单元需要写入的数据以及所述存储单元的两个相邻存储单元需要写入的数据选择相应的配置电源端将对应的电源信号输入所述位线。通过该实施例方案，实现了对漏电电压进行电压补偿。

36、本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。