数据传输结构、数据传输方法及存储器与流程

本公开涉及半导体电路设计领域，特别涉及一种数据传输结构、数据传输方法及存储器。

背景技术：

1、由于动态随机存储器(dynamic random access memory，dram)存储密度高、传输速度快等特点，广泛应用于现代电子系统中。随着半导体技术的发展，dram技术越来越先进，存储单元的集成度越来越高；同时，各种不同的应用对dram的性能、功耗和可靠性等也都要求越来越高。

2、存储器的总线的长度较长，为了防止数据在总线传输过程中的衰减，需要在总线上设置驱动器对总线传输数据进行补偿；数据在总线传输的过程中，如果当前数据的状态和前一数据的状态不一致，总线数据会发生翻转；如果当前数据的状态和前一数据的状态一致，虽然总线数据不会翻转，但是驱动器中控制晶体管的控制信号会发生翻转。

3、总线数据不发生翻转时，驱动器中的控制晶体管的控制信号翻转会导致存储器中无效的电流消耗，造成无意义的功耗损失；另外，由于驱动器的功耗比较大，经过驱动器处理的总线传输数据的数量很大，导致存储器的功耗损失较大。

技术实现思路

1、本公开实施例提供一种数据传输结构、数据传输方法及存储器，当总线数据不会翻转时，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。

2、本公开一实施例提供了一种数据传输结构，数据传输模块，用于接收第一数据和翻转控制信号，被配置为，响应于翻转控制信号和第一数据，以生成第二数据；控制模块，用于接收第二数据和使能控制信号，被配置为，响应于使能控制信号和第二数据，以生成翻转控制信号；使能控制信号用于使能数据传输模块进行数据传输；当前一比特的第二数据与当前比特的第一数据相同，翻转控制信号和第一数据用于关断数据传输模块，当前比特的第二数据根据前一比特的第二数据生成；当前一比特的第二数据和当前比特的第一数据不同，翻转控制信号和第一数据用于导通数据传输模块，当前比特的第二数据根据当前比特的第一数据生成。

3、本实施例提供的数据传输结构，翻转控制信号基于前一比特第二数据生成，即翻转控制信号中包含了前一比特第二数据的信息，数据传输模块基于翻转控制信号和当前比特第一数据控制导通或关断，相当于增加了对当前比特第一数据和前一比特第二数据是否相同的判断过程，当当前比特第一数据和前一比特第二数据相同时，直接关断数据传输模块，即关断总线中的驱动器，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。

4、另外，翻转控制信号包括第一控制信号和第二控制信号；控制模块，包括：第一控制单元，被配置为，基于第二数据和使能控制信号生成第一控制信号；第二控制单元，被配置为，基于第二数据和使能控制信号生成第二控制信号；当使能控制信号为有效信号，生成的第一控制信号和第二控制信号互为反相信号。

5、另外，第一控制单元，包括：第一或非门，一输入端用于接收第二数据，另一输入端用于接收使能控制信号，输出端用于输出第一控制信号。

6、另外，第二控制单元，包括：第一与非门，一输入端用于接收第二数据，另一输入端连接第一反相器的输出端，输出端用于输出第二控制信号，第一反相器的输入端用于接收使能控制信号。

7、另外，数据传输模块，包括：第二与非门，一输入端用于接收第一数据，另一输入端用于接收第一控制信号；第二或非门，一输入端用于接收第一数据，另一输入端用于接收第二控制信号；p型晶体管，栅极连接第二与非门的输出端，源极耦合电源电压，漏极用于输出第二数据；n型晶体管，栅极连接第二或非门的输出端，源极接地，漏极连接p型晶体管的漏极。

8、另外，控制模块，还包括：输入采样器，用于接收第二数据和使能控制信号，被配置为，响应于使能控制信号的有效电平采样第二数据生成第三数据；第一控制单元基于第三数据生成第一控制信号，第二控制单元基于第三数据生成第二控制信号。通过数据采样，以使能控制信号调节当前比特的第二数据的值，提高存储器进行数据传输的时序的稳定性。

9、另外，输入采样器，包括：锁存器，输入端用于接收第二数据，时钟端用于接收使能控制信号。

10、另外，锁存器的时钟端包括正时钟端和负时钟端，正时钟端连接第二反相器的输出端，负时钟端和第二反相器的输入端用于接收使能控制信号。

11、本公开另一实施例提供了一种数据传输方法，应用于上述实施例提供的数据传输方法，包括：基于前一比特第二数据的值和使能控制信号生成翻转控制信号；基于前一比特第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的第一数据的值以调整第二数据的值；基于判断的结果，响应于翻转控制信号和当前比特第一数据的值，生成第二数据。

12、翻转控制信号基于前一比特第二数据生成，即翻转控制信号中包含了前一比特第二数据的信息，基于翻转控制信号和当前比特第一数据的值，即根据前一比特第二数据的值和当前比特第一数据的值，判断是否需要传输当前比特的第一数据的值以调整第二数据的值，然后基于判断的结果生成第二数据，通过在数据传输过程中新增判断流程，避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。

13、另外，判断是否需要传输当前比特的第一数据的值以调整第二数据的值，包括：若前一比特第二数据的值与当前比特第一数据的值不同，则判断的结果用于指示传输当前比特第一数据的值以生成当前比特第二数据的值；若前一比特第二数据的值与当前比特第一数据的值相同，则判断的结果用于指示基于前一比特第二数据的值直接生成当前比特第二数据的值。

14、另外，基于前一比特第二数据的值和使能控制信号生成翻转控制信号，包括：响应于使能控制信号的有效电平采样第二数据生成第三数据，基于第三数据的值生成翻转控制信号。

15、另外，基于使能控制信号采样第二数据的值，生成第三数据；翻转控制信号包括第一控制信号和第二控制信号，基于第三数据的值生成翻转控制信号，包括：基于第三数据和使能控制信号生成第一控制信号，并基于第三数据和使能控制信号的反相信号生成第二控制信号。

16、另外，响应于翻转控制信号和当前比特的第一数据的值，生成第二数据，包括：基于当前比特的第一数据的值和第一控制信号生成上拉控制信号，上拉控制信号用于上拉第二数据的值；基于当前比特的第二数据的值和第二控制信号生成下拉控制信号，下拉控制信号用于下拉第二数据的值。

17、另外，若上拉控制信号有效，下拉控制信号无效，上拉第二数据的值；若上拉控制信号无效，下拉控制信号有效，下拉第二数据的值；若上拉控制信号和下拉控制信号均无效，基于前一比特的第二数据的值直接生成当前比特的第二数据的值。

18、本公开又一实施例还提供了一种存储器，采用上述实施例提供的数据传输结构进行数据传输，以避免驱动器中控制晶体管的控制信号无效翻转，从而避免存储器中无效的电流消耗，以降低存储器的功耗。

技术特征：

1.一种数据传输结构，其特征在于，包括：

2.根据权利要求1所述的数据传输结构，其特征在于，包括：

3.根据权利要求2所述的数据传输结构，其特征在于，所述第一控制单元，包括：第一或非门，一输入端用于接收所述第二数据，另一输入端用于接收所述使能控制信号，输出端用于输出所述第一控制信号。

4.根据权利要求2所述的数据传输结构，其特征在于，所述第二控制单元，包括：第一与非门，一输入端用于接收所述第二数据，另一输入端连接第一反相器的输出端，输出端用于输出所述第二控制信号，所述第一反相器的输入端用于接收所述使能控制信号。

5.根据权利要求2所述的数据传输结构，其特征在于，所述数据传输模块，包括：

6.根据权利要求2所述的数据传输结构，其特征在于，所述控制模块，还包括：

7.根据权利要求6所述的数据传输结构，其特征在于，所述输入采样器，包括：锁存器，输入端用于接收所述第二数据，时钟端用于接收所述使能控制信号。

8.根据权利要求7所述的数据传输结构，其特征在于，所述锁存器的时钟端包括正时钟端和负时钟端，所述正时钟端连接第二反相器的输出端，所述负时钟端和所述第二反相器的输入端用于接收所述使能控制信号。

9.一种数据传输方法，应用于权利要求1～8任一项所述的数据传输结构，其特征在于，包括：

10.根据权利要求9所述的数据传输方法，其特征在于，所述判断是否需要传输当前比特的所述第一数据的值以调整所述第二数据的值，包括：

11.根据权利要求9所述的数据传输方法，其特征在于，所述基于前一比特第二数据的值和使能控制信号生成翻转控制信号，包括：响应于所述使能控制信号的有效电平采样所述第二数据生成第三数据，基于所述第三数据的值生成所述翻转控制信号。

12.根据权利要求11所述的数据传输方法，其特征在于，包括：

13.根据权利要求12所述的数据传输方法，其特征在于，所述响应于所述翻转控制信号和当前比特的所述第一数据的值，生成所述第二数据，包括：

14.根据权利要求13所述的数据传输方法，其特征在于，包括：

15.一种存储器，其特征在于，采用权利要求1～8任一项所述的数据传输结构进行数据传输。

技术总结本公开涉及半导体电路设计领域，特别涉及一种数据传输结构、数据传输方法及存储器，数据传输结构，包括：数据传输模块，被配置为，响应于翻转控制信号和第一数据，以生成第二数据；控制模块，被配置为，响应于使能控制信号和第二数据，以生成翻转控制信号；当前一比特的第二数据与当前比特的第一数据相同，翻转控制信号和第一数据用于关断数据传输模块，当前比特的第二数据根据前一比特的第二数据生成；当前一比特的第二数据和当前比特的第一数据不同，翻转控制信号和第一数据用于导通数据传输模块，当前比特的第二数据根据当前比特的第一数据生成，以避免存储器中无效的电流消耗，以降低存储器的功耗。技术研发人员：张良受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/22