一种内存颗粒、相关设备和控制方法与流程

本技术涉及电子，尤其涉及一种内存颗粒、相关设备和控制方法。

背景技术：

1、随着移动互联网的发展，手机、平板、智能手表等电子设备得到广泛应用，与电子设备之间的交互已经成为人们工作与娱乐的重要承载形式。为了满足人们日益复杂的需求，电子设备上可以运行的应用程序越来越丰富，这也使得电子设备对于内存(memory)容量的需求越来越大。但是，memory容量的增加，会导致电子设备的待机功耗也随之增加。由于电子设备的电池容量有限，待机功耗增加使得电子设备的续航能力降低，所以用户在使用过程中需要经常充电，导致用户体验不佳。为保障用户体验，各种用于降低电子设备的待机功耗的方案被推出，但是目前针对电子设备的降低待机功耗的方案仍可能存在一些问题，需进一步优化。

2、目前，现有技术中常用的降低电子设备待机功耗的方法，一般是在配置了一个大容量的内存颗粒(如动态随机存取存储器(dynamic random access memory，dram)颗粒)满足用户对性能要求的基础上，另外配置一个小容量的内存颗粒(如伪静态随机存取存储器(pseudo static random access memory，psram)颗粒)，当进入待机状态时，电子设备仅使用psram颗粒进行内存存储，以达到降低待机功耗的目的。但是，该方法却存在着系统集成度低、系统设计复杂度高、印制电路板(printed circuit board，pcb)布局空间大、产品成本高等问题，与电子设备的小型化、轻量化发展趋势存在一定矛盾，不利于电子设备的长期演进和发展。因此，针对目前电子设备的电池容量有限，而内存容量需求越来越大的情况，如何在降低电子设备的待机功耗，提高待机续航能力的同时，提高电子设备的系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本，是亟待解决的问题。

技术实现思路

1、本技术实施例提供一种内存颗粒、相关设备和控制方法，可以在有效降低电子设备的待机功耗的同时，提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本。

2、第一方面，本技术实施例提供了一种内存颗粒，可包括第一输入电源组、第二输入电源组、x个第一裸晶片和y个第二裸晶片；所述x个第一裸晶片中的每个第一裸晶片和所述y个第二裸晶片中的每个第二裸晶片用于存储数据，x和y均为大于0的整数；其中，所述第一输入电源组与所述x个第一裸晶片中的每个第一裸晶片连接，所述第一输入电源组用于通过接入第一电源为每个所述第一裸晶片供电；所述第二输入电源组与所述y个第二裸晶片中的每个第二裸晶片连接，所述第二输入电源组用于通过接入第二电源为每个所述第二裸晶片供电。

3、本技术实施例中，提供了一种内存颗粒，可应用于电子设备中，该内存颗粒内部的不同裸晶片集合可独立供电，使得该内存颗粒中不同的裸晶片集合可以单独上电或下电，当电子设备进入待机模式时，可以仅上电部分裸晶片集合进行存储，无需针对待机模式额外新增其它内存颗粒，从而可以有效降低电子设备的待机功耗，同时能够提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本。具体地，内存颗粒中可以包括多个裸晶片集合(例如2个裸晶片集合，即包括x个第一裸晶片的集合和包括y个第二裸晶片的集合)，在封装内存颗粒时，可以分别为每个裸晶片集合封装一个独立的输入电源组(如第一输入电源组和第二输入电源组)，不同的输入电源组外接电源管理单元中不同的电源模块(如第一电源和第二电源)为对应的裸晶片集合进行单独供电，当电子设备进入待机模式时，可以控制电源管理单元调整电源模块的电压使得一部分裸晶片集合下电(如包括x个第一裸晶片的集合下电)，仅通过部分上电的裸晶片集合(如包括y个第二裸晶片的集合上电)进行数据存储，使得待机模式下电子设备的自刷新规模仅为上电部分的裸晶片，从而降低待机功耗。区别于现有技术中，为降低电子设备的待机功耗，一般会通过额外增加一个小容量的内存颗粒(如psram颗粒)以及对应的mcu，当电子设备在进入待机模式时，仅使用psram颗粒进行存储，达到降低待机功耗的目的，但额外增加内存颗粒也降低了电子设备的系统集成度、提高了系统设计复杂度、使得占用pcb布局空间较大、产品成本高。因此，本技术实施例中，通过封装多个独立的输入电源组，使得内存颗粒中不同的裸晶片集合可以实现单独上电或下电，无需额外增加一个内存颗粒，能够在有效降低电子设备的待机功耗的同时，提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本；此外，用户也可以根据实际需求确定使用电子设备中的部分或全部裸晶片进行存储，提升用户体验。

4、在一种可能的实现方式中，所述内存颗粒还包括第一复位引脚和第二复位引脚；其中，所述第一复位引脚与所述x个第一裸晶片中的每个第一裸晶片连接，所述第一复位引脚用于通过接收到的第一复位信号对每个所述第一裸晶片进行复位；所述第二复位引脚与所述y个第二裸晶片中的每个第二裸晶片连接，所述第二复位引脚用于通过接收到的第二复位信号对每个所述第二裸晶片进行复位；每个所述第一裸晶片和每个所述第二裸晶片在上电并复位后，进入正常存储数据状态。

5、本技术实施例中，内存颗粒在封装多个独立的输入电源组的同时，还可以针对多个裸晶片集合封装多个独立的复位引脚，每个复位引脚可以单独接收主处理器发送的复位信号，使得电子设备的内存颗粒中不同裸晶片集合可以分开进行单独复位，使得不同裸晶片的工作状态独立，在电子设备进入待机模式后，可以仅将已下电的一部分裸晶片的复位信号引脚置于低电平，可以防止出现漏电；在电子设备退出待机模式，将已下电的部分裸晶片再次上电时，可以单独向该部分裸晶片发送复位信号，使其进入正常工作状态，而其它原本上电的裸晶片不受影响。

6、在一种可能的实现方式中，所述内存颗粒与主处理器耦合，所述主处理器包括第一控制模块和第二控制模块；其中，所述内存颗粒的所述第一复位引脚与所述第一控制模块连接，所述内存颗粒的所述第二复位引脚与所述第二控制模块连接；所述第一控制模块用于向所述第一复位引脚发送所述第一复位信号，所述第二控制模块用于向所述第二复位引脚发送所述第二复位信号。

7、本技术实施例中，与内存颗粒耦合的主处理器中可以包括多个控制模块，与内存颗粒中多个独立的复位引脚对应，不同的控制模块可以单独给对应的复位引脚发送复位信号。

8、在一种可能的实现方式中，所述内存颗粒与电源管理单元pmu耦合，所述pmu包括所述第一电源和所述第二电源；其中，所述内存颗粒的所述第一输入电源组与所述第一电源连接，所述内存颗粒的所述第二输入电源组与所述第二电源连接。

9、本技术实施例中，与内存颗粒耦合的电源管理单元中可以包括多个电源模块，与内存颗粒中多个独立的输入电源组对应，不同的电源模块可以单独给对应的输入电源组提供电压。

10、在一种可能的实现方式中，所述第一输入电源组和所述第二输入电源组分别包括n路输出电源，每个所述第一裸晶片和每个所述第二裸晶片分别包括n路输入电源，n为大于0的整数；其中，所述第一输入电源组的第i路输出电源与每个所述第一裸晶片中第i路输入电源连接，所述第二输入电源组的第i路输出电源与每个所述第二裸晶片中第i路输入电源连接，i取1、2、……、n。

11、本技术实施例中，内存颗粒可以封装多个独立的输入电源组，每个输入电源组中可以分别包括一路或多路输出电源(如在双倍数据速率(double data rate，ddr)内存中包括的工作电压vdd1/vdd2以及输入输出(input/output，io)电压vddq等)，可以通过调整多路输出电源的电压，使得内存颗粒中不同的裸晶片集合存在多种不同的工作状态组合，从而使得电子设备可以支持多种工作模式，进一步降低功耗。

12、在一种可能的实现方式中，所述内存颗粒包括动态随机存取存储器dram颗粒、同步动态随机存取存储器sdram、伪静态随机存取存储器psram颗粒或静态随机存取存储器sram颗粒。

13、本技术实施例中，内存颗粒可以是dram颗粒、sdram颗粒、psram颗粒或者sram颗粒，由于上述颗粒读写速度较快，电子设备将上述颗粒当做内存使用时，可以满足用于对于性能的更高要求。

14、第二方面，本技术实施例提供了一种电源管理单元pmu，可包括第一电源和第二电源；所述pmu与内存颗粒耦合，所述内存颗粒包括第一输入电源组、第二输入电源组、x个第一裸晶片和y个第二裸晶片，所述x个第一裸晶片中的每个第一裸晶片和所述y个第二裸晶片中的每个第二裸晶片用于存储数据，x和y均为大于0的整数；其中，所述第一输入电源组与所述第一电源连接，且所述第一输入电源组与所述x个第一裸晶片中的每个第一裸晶片连接；所述第一输入电源组用于通过接入所述第一电源为每个所述第一裸晶片供电；所述第二输入电源组与所述第二电源连接，且所述第二输入电源组与所述y个第二裸晶片中的每个第二裸晶片连接；所述第二输入电源组用于通过接入所述第二电源为每个所述第二裸晶片供电。

15、本技术实施例中，电子设备中用于与内存颗粒耦合的电源管理单元，可以包括多个电源模块，多个电源模块分别与内存颗粒中多个独立的输入电源组对应，不同的电源模块可以单独给对应的输入电源组提供电压。

16、第三方面，本技术实施例提供了一种主处理器，可包括第一控制模块和第二控制模块；所述主处理器与内存颗粒耦合，所述内存颗粒包括x个第一裸晶片、y个第二裸晶片、第一复位引脚和第二复位引脚，所述x个第一裸晶片中的每个第一裸晶片和所述y个第二裸晶片中的每个第二裸晶片用于存储数据，x和y均为大于0的整数；其中，所述第一复位引脚与所述x个第一裸晶片中的每个第一裸晶片连接，且所述第一复位引脚与所述第一控制模块连接；所述第一复位引脚用于通过接收所述第一控制模块发送的第一复位信号，对每个所述第一裸晶片进行复位；所述第二复位引脚与所述y个第二裸晶片中的每个第二裸晶片连接，且所述第二复位引脚与所述第二控制模块连接；所述第二复位引脚用于接收所述第二控制模块发送的第二复位信号，对每个所述第二裸晶片进行复位。

17、本技术实施例中，电子设备中与内存颗粒耦合的主处理器，可以包括多个控制模块，多个控制模块分别与内存颗粒中多个独立的复位引脚对应，不同的控制模块可以单独给对应的复位引脚发送复位信号。

18、第四方面，本技术实施例提供了一种内存颗粒，可包括输入电源组、电源开关、x个第一裸晶片和y个第二裸晶片，所述x个第一裸晶片中的每个所述第一裸晶片和所述y个第二裸晶片中的每个第二裸晶片用于存储数据，x和y均为大于0的整数；其中，所述输入电源组与所述x个第一裸晶片中的每个第一裸晶片连接；所述电源开关的输入端与所述输入电源组连接，且所述电源开关的输出端与所述y个第二裸晶片中的每个第二裸晶片连接，所述输入电源组用于通过接入电源为每个所述第一裸晶片和每个所述第二裸晶片供电；所述电源开关用于控制每个所述第二裸晶片与所述输入电源组的连接电路的导通或断开。

19、本技术实施例中，提供了一种内存颗粒，可应用于电子设备中，该内存颗粒内部的不同裸晶片集合可共用同一电源，不同的裸晶片集合的供电电路上可以封装电源开关，通过控制电源开关可控制不同裸晶片集合单独上电或下电，当电子设备进入待机模式时，可以断开部分裸晶片集合的电源开关，仅上电另一部分裸晶片集合进行存储，从而可以有效降低电子设备的待机功耗，同时能够提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本。具体地，内存颗粒中可以包括多个裸晶片集合(例如2个裸晶片集合，即包括x个第一裸晶片的集合和包括y个第二裸晶片的集合)，在封装内存颗粒时，可以封装一个输入电源组和电源开关，输入电源组外接电源管理单元中的电源模块为内存颗粒中的多个裸晶片集合进行供电，电源开关可以设置在该输入电源组和每个第二裸晶片之间，当电子设备进入待机模式时，可以控制电源开关断开使得一部分裸晶片集合下电(如包括y个第二裸晶片的集合下电)，仅通过部分上电的裸晶片集合(如包括x个第一裸晶片的集合上电)进行数据存储，使得待机模式下电子设备的自刷新规模仅为上电部分的裸晶片，从而降低待机功耗。现有技术中，由于同一内存颗粒(如dram颗粒)中不同裸晶片共用内存颗粒上输入电源组，以及共用复位(reset)信号引脚，使得电子设备在进入待机模式时，内存颗粒中的多个裸晶片只能同时处于自刷新状态，也即是说，当电子设备进入待机模式时，电子设备的自刷新规模覆盖了整个内存颗粒中的所有裸晶片，因此为降低待机功耗，现有技术一般会通过额外增加一个小容量的内存颗粒(如psram颗粒)以及对应的mcu，电子设备在进入待机模式时，仅使用psram颗粒进行存储，虽然达到了降低待机功耗的目的，但也降低了系统集成度、提高了系统设计复杂度、使得占用pcb布局空间较大、产品成本高。而本技术实施例中，通过增加电源开关，使得内存颗粒中不同的裸晶片集合可以实现单独上下电，无需额外增加一个内存颗粒，能够在有效降低电子设备的待机功耗的同时，提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本；此外，用户也可以根据实际需求确定使用电子设备中的部分或全部裸晶片进行存储，提升用户体验。

20、在一种可能的实现方式中，所述内存颗粒还包括第一复位引脚和第二复位引脚；其中，所述第一复位引脚与所述x个第一裸晶片中的每个第一裸晶片连接，所述第一复位引脚用于通过接收到的第一复位信号对每个所述第一裸晶片进行复位；所述第二复位引脚与所述y个第二裸晶片中的每个第二裸晶片连接，所述第二复位引脚用于通过接收到的第二复位信号对每个所述第二裸晶片进行复位；每个所述第一裸晶片和每个所述第二裸晶片在上电并复位后，进入正常存储数据状态。

21、在一种可能的实现方式中，所述内存颗粒与主处理器耦合，所述主处理器包括第一控制模块和第二控制模块；其中，所述内存颗粒的所述第一复位引脚与所述第一控制模块连接，所述内存颗粒的所述第二复位引脚与所述第二控制模块连接；所述第一控制模块用于向所述第一复位引脚发送所述第一复位信号，所述第二控制模块用于向所述第二复位引脚发送所述第二复位信号。

22、在一种可能的实现方式中，所述内存颗粒与pmu耦合，所述pmu包括供电模块；其中，所述内存颗粒的所述输入电源组与所述供电模块连接。

23、在一种可能的实现方式中，所述输入电源组包括n路输出电源，每个所述第一裸晶片和每个所述第二裸晶片分别包括n路输入电源，所述电源开关的数量为n，n为大于0的整数；其中，所述第一输入电源组的第i路输出电源与每个所述第一裸晶片中第i路输入电源连接，n个所述电源开关中的第i个电源开关的输入端与所述输入电源组的第i路输出电源连接，且所述第i个电源开关的输出端与每个所述第二裸晶片中第i路输入电源连接，i取1、2、……、n。

24、在一种可能的实现方式中，所述内存颗粒包括动态随机存取存储器dram颗粒、同步动态随机存取存储器sdram、伪静态随机存取存储器psram颗粒或静态随机存取存储器sram颗粒。

25、第五方面，本技术实施例提供了一种电子设备，该电子设备包括上述第一方面中任一种提供的内存颗粒；该电子设备还包括主处理器和电源管理单元，该主处理器和电源管理单元分别与该内存颗粒耦合；其中，所述主处理器用于接收控制指令并基于所述控制指令控制所述pmu调整为所述内存颗粒的x个第一裸晶片和/或y个第二裸晶片提供的电压；所述电子设备还包括内部存储器及外部存储器，所述内部存储器及外部存储器用于保存所述主处理器和所述pmu运行时必要的程序指令和数据；该电子设备还可以包括通信接口，用于该电子设备与其他设备或通信网络通信。

26、第六方面，本技术实施例提供了一种控制方法，该方法适用于上述第五方面中任一种提供的电子设备。该方法包括：在所述内存颗粒中的x个第一裸晶片和y个第二裸晶片处于正常存储数据状态时，通过所述主处理器接收控制指令；基于所述控制指令控制所述pmu调整为所述x个第一裸晶片和/或所述y个第二裸晶片提供的电压。

27、本技术实施例中，电子设备的内存颗粒内部的不同裸晶片集合可独立供电，使得该内存颗粒中不同的裸晶片集合可以单独上电或下电，当电子设备进入待机模式时，可以仅上电部分裸晶片集合进行存储，从而可以有效降低电子设备的待机功耗，同时能够提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本。具体地，内存颗粒中可以包括多个裸晶片集合(例如2个裸晶片集合，即包括x个第一裸晶片的集合和包括y个第二裸晶片的集合)，多个裸晶片集合处于正常存储数据状态，当主处理器接收控制指令(指示进入待机模式)时，主处理器可以基于控制指令确定待机模式下各个裸晶片集合需要处于何种工作状态，从而控制pmu调整各个裸晶片集合对应的电源模块的电压，进入待机模式。当本技术实施例提供的电子设备使用本技术提供的控制方法实现内存颗粒的控制时，可以简化控制逻辑，降低内存颗粒对于供压电路的要求，提高内存颗粒的适用性。

28、第七方面，本技术实施例提供了一种电子设备，该电子设备包括上述第四方面中任一种提供的内存颗粒；该电子设备还包括主处理器和电源管理单元，该主处理器和电源管理单元分别与该内存颗粒耦合；其中，所述主处理器用于接收控制指令并基于所述控制指令控制电源开关的导通或断开，控制所述pmu能否为所述内存颗粒的y个第二裸晶片提供电压；所述电子设备还包括内部存储器及外部存储器，所述内部存储器及外部存储器用于保存所述主处理器和所述pmu运行时必要的程序指令和数据；该电子设备还可以包括通信接口，用于该电子设备与其他设备或通信网络通信。

29、第八方面，本技术实施例提供了一种控制方法，该方法适用于上述第七方面中任一种提供的电子设备。该方法包括：在所述内存颗粒中的x个第一裸晶片和y个第二裸晶片处于正常存储数据状态时，通过所述主处理器接收控制指令；基于所述控制指令控制电源开关的导通或断开，控制所述pmu能否为所述内存颗粒的所述y个第二裸晶片提供电压。

30、本技术实施例中，电子设备的内存颗粒内部的不同裸晶片集合可通过电源开关实现单独上电或下电，当电子设备进入待机模式时，可以仅上电部分裸晶片集合进行存储，从而可以有效降低电子设备的待机功耗，同时能够提高系统集成度，降低系统设计复杂度，减少对pcb布局空间的占用，降低产品成本。具体地，内存颗粒中可以包括多个裸晶片集合(例如2个裸晶片集合，即包括x个第一裸晶片的集合和包括y个第二裸晶片的集合)，电源开关设置在输入电源组与每个第二裸晶片之间，其中x个第一裸晶片和y个第二裸晶片共用该输入电源组，当多个裸晶片集合处于正常存储数据状态，主处理器接收控制指令(指示进入待机模式)时，主处理器可以基于控制指令确定待机模式下各个裸晶片集合需要处于何种工作状态，从而控制电源开关的通断，使得部分裸晶片集合上电，而另一部分裸晶片集合下电。当本技术实施例提供的电子设备使用本技术提供的控制方法实现内存颗粒的控制时，可以简化控制逻辑，降低内存颗粒对于供压电路的要求，提高内存颗粒的适用性。

31、第九方面，本技术实施例提供了一种半导体芯片，该半导体芯片包括上述第一方面和第四方面以及结合第一方面和第四方面可能的实现方式中任一种提供的内存颗粒。

32、第十方面，本技术提供一种计算机存储介质，所述计算机存储介质存储有计算机程序，该计算机程序被上述第五方面或第七方面以及结合第五方面或第七方面可能的实现方式中任一种提供的电子设备执行时，使得该电子设备可以执行上述第六方面或第八方面中任意一项所述的控制方法流程。

33、第十一方面，本技术实施例提供了一种计算机程序，该计算机程序包括指令，当该计算机程序被上述第五方面或第七方面以及结合第五方面或第七方面可能的实现方式中任一种提供的电子设备执行时，使得该电子设备可以执行上述第六方面或第八方面中任意一项所述的控制方法流程。

34、第十二方面，本技术提供了一种芯片系统，该芯片系统包括上述第一方面和第四方面以及结合第一方面和第四方面可能的实现方式中任一种提供的内存颗粒。在一种可能的设计中，所述芯片系统还包括处理器和内部存储器及外部存储器，所述内部存储器及外部存储器，用于保存所述内存颗粒和所述处理器的必要或相关的程序指令和数据。该芯片系统，可以由芯片构成，也可以包含芯片和其它分立器件。

35、第十三方面，本技术提供一种片上系统soc芯片，该soc芯片包括上述第一方面和第四方面以及结合第一方面和第四方面可能的实现方式中任一种提供的内存颗粒、与所述内存颗粒耦合的处理器、内部存储器和外部存储器，所述内部存储器和外部存储器，用于保存所述内存颗粒和所述处理器运行的必要或相关的程序指令和数据。该soc芯片，可以由芯片构成，也可以包含芯片和其他分立器件。