存储器晶格阵列单元的制作方法

本公开涉及存储器晶格阵列单元。

背景技术：

1、已知包括具有非易失性特性的多个可重写存储器单元的存储器晶格阵列单元。存储器晶格阵列单元设置有多个存储器晶格阵列，并且每个存储器晶格阵列具有其中为多个字线和多个位线的各个交叉点设置存储器晶格的交叉点类型(例如，参考专利文献1)。

2、引用列表

3、专利文献

4、专利文献1：日本未经审查专利申请公开第2010-020863号

技术实现思路

1、在上述存储器晶格阵列单元中，在相同偏置条件下向要同时访问的所有存储器晶格阵列施加电压。这是因为同一全局位线要耦接至要同时访问的所有存储器晶格阵列。在这种情况下，当切换偏置条件或切换选择地址时，充电/放电电流和漏电流增加。此外，在同时要访问的多个存储器晶格阵列中，不可能同时选择性地执行偏置条件彼此不同的设置操作和复位操作。因此，需要按顺序执行设置操作和复位操作，这增加了延迟。因此，期望提供一种能够抑制充电/放电电流和泄漏电流并且缩短等待时间的存储器晶格阵列单元。

2、根据本公开的一个实施方式的存储器晶格阵列单元包括：以矩阵布置的多个存储器单元；以及控制单元，相对于该多个存储器单元控制数据的读取和写入。每个存储器单元包括全局位线和全局字线、存储器晶格阵列、第一连接单元、第二连接单元和保存单元。存储器晶格阵列包括多个字线、多个位线以及在字线和位线的交叉处逐一提供的多个存储器晶格。第一连接单元选择要耦接至全局字线的字线。第二连接单元选择要耦接至全局位线的位线。保存单元存储从控制单元获得的地址信息。第二连接单元基于从多个相邻存储器单元获得的地址信息来选择位线。

3、在根据本公开的一个实施方式的存储器晶格阵列单元中，在每个存储器单元中，基于从多个相邻存储器单元获得的地址信息来选择要耦接至全局位线的位线。由此，能够限制与电源连接的全局位线，因此例如能够降低选择切换时的充电电流和放电电流和电源的漏电流。另外，由于可以在要设置的存储器单元和要复位的存储器单元之间选择不同的偏置条件，所以可以例如同时执行设置操作和复位操作。

技术特征：

1.一种存储器晶格阵列单元，包括：

2.根据权利要求1所述的存储器晶格阵列单元，其中，

3.根据权利要求1所述的存储器晶格阵列单元，其中，所述第一连接单元基于从所述保存单元获得的设置和复位选择信息和从所述存储器晶格获得的读取数据，设置选择的字线的偏置条件。

4.根据权利要求3所述的存储器晶格阵列单元，其中，所述第二连接单元基于从所述多个相邻存储器单元获得的选择的字线的偏置条件，设置选择的位线的偏置条件。

5.根据权利要求1所述的存储器晶格阵列单元，其中，在每个存储器单元中：

6.根据权利要求5所述的存储器晶格阵列单元，其中，

技术总结根据本公开的方面的存储器晶格阵列单元包括布置成矩阵的多个存储器部件。每个存储器部件包括全局位线、全局字线、存储器晶格阵列、第一连接部件和第二连接部件。第一连接部件选择要耦接至全局字线的字线。第二连接部件基于从相邻的存储器部件获得的地址信息，选择要耦接至全局位线的位线。技术研发人员：村田伸一,森阳太郎,寺田晴彦,柴原祯之受保护的技术使用者：索尼半导体解决方案公司技术研发日：技术公布日：2024/1/22