反熔丝单元结构、反熔丝阵列及其操作方法以及存储器与流程

本公开涉及集成电路，尤其涉及一种反熔丝单元结构、反熔丝阵列及其操作方法以及存储器。

背景技术：

1、基于反熔丝(anti-fuse)技术的一次可编程器件被广泛应用于dram、nand等存储器中。反熔丝器件是一种由两个导电层及介于导电层之间的介质层构成的半导体器件。未编程时，导电层被介质层隔开，反熔丝两端断路。编程时(外加高压)，介质层被高电场击穿，两侧的导电层之间形成电连接，反熔丝短路(熔通)。这种熔通过程在物理上是一次性的、永久性的、不可逆的。利用反熔丝熔通前、熔通后两种状态可以分别代表逻辑“0”和逻辑“1”。但是，目前的反熔丝单元结构以及由多个反熔丝单元结构构成的反熔丝阵列存在选择晶体管被击穿的风险，以及占据芯片面积较大、均匀性差等问题。

2、因此，如何优化反熔丝单元结构以及反熔丝阵列为现阶段亟需解决的技术问题。

技术实现思路

1、有鉴于此，本公开实施例提供一种反熔丝单元结构、反熔丝阵列及其操作方法以及存储器。

2、根据本公开实施例的第一方面，提供了一种反熔丝单元结构，包括：第一反熔丝晶体管，所述第一反熔丝晶体管具有第一端和第二端；第一选择晶体管，所述第一选择晶体管具有第一端和第二端，所述第一选择晶体管的第一端与所述第一反熔丝晶体管的第二端电连接；使能信号线，与所述第一反熔丝晶体管的第一端电连接，所述使能信号线用于对所述第一反熔丝晶体管进行编程操作。

3、在一些实施例中，还包括：有源区，所述有源区沿第一方向延伸；第一反熔丝晶体管栅线，所述第一反熔丝晶体管栅线沿第二方向延伸，且覆盖部分所述有源区以定义第一反熔丝晶体管，所述第一方向与所述第二方向相交；第一选择晶体管栅线，所述第一选择晶体管栅线沿所述第二方向延伸，且覆盖部分所述有源区以定义第一选择晶体管。

4、在一些实施例中，还包括：位线，与所述第一选择晶体管的第二端电连接，所述位线位于所述有源区上方，且沿所述第一方向延伸；所述使能信号线位于所述有源区一侧的上方，所述使能信号线与所述有源区平行排布且沿所述第一方向延伸。

5、在一些实施例中，还包括：第一掺杂区和第一共用掺杂区，分别位于所述第一反熔丝晶体管栅线两侧的有源区内；第一共用掺杂区和第二共用掺杂区，分别位于所述第一选择晶体管栅线两侧的有源区内；其中，所述第二共用掺杂区与所述位线电连接；所述第一掺杂区与所述使能信号线电连接。

6、在一些实施例中，还包括：第二选择晶体管栅线，所述第二选择晶体管栅线沿所述第二方向延伸，且覆盖部分所述有源区以定义第二选择晶体管；第二反熔丝晶体管栅线，所述第二反熔丝晶体管栅线沿所述第二方向延伸，且覆盖部分所述有源区以定义第二反熔丝晶体管。

7、在一些实施例中，还包括：第二共用掺杂区和第三共用掺杂区，分别位于所述第二选择晶体管栅线两侧的有源区内；第三共用掺杂区和第二掺杂区，分别位于第二反熔丝晶体管栅线两侧的有源区内；其中，所述第二掺杂区与所述使能信号线电连接。

8、在一些实施例中，所述第一反熔丝晶体管栅线沿第一方向上的宽度小于或等于所述第一选择晶体管栅线沿第一方向上的宽度；所述第二反熔丝晶体管栅线沿第一方向上的宽度小于或等于所述第二选择晶体管栅线沿第一方向上的宽度。

9、在一些实施例中，所述第一反熔丝晶体管栅线沿第一方向上的宽度等于所述第二反熔丝晶体管栅线沿第一方向上的宽度、所述第一选择晶体管栅线沿第一方向上的宽度等于所述第二选择晶体管栅线沿第一方向上的宽度，其中，所述第一反熔丝晶体管栅线和所述第一选择晶体管栅线的组合与所述第二选择晶体管栅线和所述第二反熔丝晶体管栅线的组合呈轴对称分布。

10、在一些实施例中，还包括：位于所述第一掺杂区上的第一接触插塞；第一连接件，所述使能信号线通过所述第一连接件与所述第一接触插塞电连接；位于所述第二共用掺杂区上的第二接触插塞；第二连接件，所述位线通过所述第二连接件与所述第二接触插塞电连接；位于所述第二掺杂区上的第三接触插塞；第三连接件，所述使能信号线通过所述第三连接件与所述第三接触插塞电连接。

11、根据本公开实施例的第二方面，提供了一种反熔丝阵列，包括：呈阵列排布的多个第一反熔丝晶体管和多个第一选择晶体管，所述第一反熔丝晶体管具有第一端和第二端，所述第一选择晶体管具有第一端和第二端，其中，一个第一反熔丝晶体管对应一个第一选择晶体管，每个所述第一选择晶体管的第一端与其对应的所述第一反熔丝晶体管的第二端电连接；多条位线，每条位线对应电连接一列第一选择晶体管的第二端；多条使能信号线，每条使能信号线对应电连接一列第一反熔丝晶体管的第一端，所述使能信号线用于对所述第一反熔丝晶体管进行编程操作。

12、在一些实施例中，还包括：多个有源区，所述多个有源区排布为多个沿第二方向延伸的有源区行和多个沿第一方向延伸的有源区列，所述第一方向垂直于所述第二方向，每一所述有源区沿所述第一方向延伸；多个第一反熔丝晶体管栅线，多个所述第一反熔丝晶体管栅线相互平行排布且沿第二方向延伸，每一所述第一反熔丝晶体管栅线对应覆盖一个所述有源区行内的多个有源区，以定义阵列排布的多个第一反熔丝晶体管；多个第一选择晶体管栅线，多个所述第一选择晶体管栅线相互平行排布且沿第二方向延伸，每一所述第一选择晶体管栅线对应覆盖一个所述有源区行内的多个有源区，以定义阵列排布的多个第一选择晶体管。

13、在一些实施例中，还包括：多个第二选择晶体管栅线，多个所述第二选择晶体管栅线相互平行排布且沿第二方向延伸，每一所述第二选择晶体管栅线对应覆盖一个所述有源区行内的多个有源区，以定义阵列排布的多个第二选择晶体管；多个第二反熔丝晶体管栅线，多个所述第二反熔丝晶体管栅线相互平行排布且沿第二方向延伸，每一所述第二反熔丝晶体管栅线对应覆盖一个所述有源区行内的多个有源区，以定义阵列排布的多个第二反熔丝晶体管。

14、在一些实施例中，多条所述使能信号线沿第二方向排布且沿所述第一方向延伸，其中，每条所述使能信号线和每一所述有源区列在所述第二方向上依次交替排布；多条所述位线相互平行排布且沿所述第一方向延伸，每条位线对应一个有源区列，每条所述位线位于对应的每一所述有源区列的上方。

15、根据本公开实施例的第三方面，提供了一种反熔丝阵列的操作方法，包括：

16、提供如上述实施例中任一项所述的反熔丝阵列；对所述反熔丝阵列执行编程操作或读取操作。

17、在一些实施例中，所述编程操作包括：选择待编程的反熔丝晶体管，在待编程的反熔丝晶体管栅线施加第一电压，将其他反熔丝晶体管栅线悬空；将所有的选择晶体管栅线悬空；在与待编程的反熔丝晶体管电连接的使能信号线施加第二电压；其中，所述第一电压与所述第二电压的差值的绝对值大于所述反熔丝晶体管的栅介质层的击穿电压。

18、在一些实施例中，所述读取操作包括：选择待读取的反熔丝晶体管，在与待读取的反熔丝晶体管电连接的选择晶体管栅线施加第三电压，将其他选择晶体管栅线悬空；在与待读取的反熔丝晶体管电连接的位线施加第四电压，将其他位线悬空；在待读取的反熔丝晶体管栅线施加第五电压，将其他反熔丝晶体管栅线悬空；将所有的使能信号线悬空；其中，所述第三电压为所述选择晶体管的开启电压，所述第四电压和所述第五电压的差值的绝对值小于所述反熔丝晶体管的栅介质层的击穿电压。

19、根据本公开实施例的第四方面，提供了一种存储器，包括如上述实施例中任一项所述的反熔丝单元结构。

20、本公开实施例提供的反熔丝单元结构，增加使能信号线(be，blow enable)控制端，使能信号线与反熔丝晶体管一端电连接，反熔丝晶体管的另一端与选择晶体管电连接。如此，在对反熔丝晶体管进行编程操作时，通过使能信号线控制端与反熔丝晶体管栅极的电压差，使得反熔丝晶体管击穿。无需打开选择晶体管，反熔丝晶体管被击穿的高压无需经过选择晶体管，从而防止损伤选择晶体管。