存储器内计算的存储器装置以及固态驱动模块的制作方法

本公开关于一种存储器装置，尤其涉及一种存储器内计算的存储器装置以及固态驱动模块。

背景技术：

1、向量矩阵乘法(vmm)是深度神经网络(deep neural network，dnn)、余弦相似度(cosine similarity)和模拟退火中适合“以存储器为中心的计算”。具有高密度和高带宽的vmm加速器适合用来补足冯纽曼(von-neumann)数字方式。

2、利用存储器内运算来进行向量矩阵乘法存在几个问题。首先，vmm通常同时涉及正(+)和负(-)输入和权重值。因此，如何实现正/负极性的仿真电路是一个具有挑战性的话题。另外，输入和权重值往往是多位分辨率(软件中为32b-fp，但在边缘dnn中可以降低到4位，而相似度搜索中分辨率甚至可以更低少(如2-3位))。

3、因此，发展出一种vmm加速器为本技术领域的一大课题。

技术实现思路

1、基于上述说明，本公开提出一种利用3d and型nor闪存来架构vmm加速器。

2、根据本公开一实施例，提供一种存储器内计算用的存储器装置，包括存储器阵列、多个输入字线对以及信号处理电路。存储器阵列具有多个第一对存储单元与多个第二对存储单元，其中多个第一对存储单元的每一个包括耦接到第一全局位线的第一组存储单元及耦接至第二全局位线的第二组存储单元，多个第二对存储单元的每一个包括耦接到第一全局位线的第三组存储单元及耦接至第二全局位线的第四组存储单元。多个输入字线对的每一个包括第一输入字线与第二输入字线，其中第一输入字线耦接到第一组存储单元与第二组存储单元，第二输入字线耦接到第三组存储单元与所述第四组存储单元。信号处理电路耦接到第一全局位线与第二全局位线。

3、基于上述，根据本公开实施例，利用3d and型nor闪存来建构存储器内计算的存储器装置的操作架构。由此，本公开实施例可以不用将存储器内的数据读取到外部，以另外的alu进行计算，故可以节省系统数据，不必因为读取到外部的存储装置而一直需要数据更新。同时，本公开的架构可以达到高容量、高速且高效率的存储器内计算。由此，在如图像处理、人脸辨识、深度神经网络等大数据或ai应用常用的vmm计算、ims计算等都可以通过本公开的架构来实施。

技术特征：

1.一种存储器装置，用于存储器内计算，包括：

2.根据权利要求1所述的存储器装置，其中所述多个输入字线对提供二元输入信号或三元输入信号。

3.根据权利要求2所述的存储器装置，其中所述存储器阵列存储用作存储器内计算的权重值信息，其中第一vmm权重值存储于所述第一组存储单元与所述第四组存储单元，且第二vmm权重值存储于所述第二组存储单元与所述第三组存储单元。

4.根据权利要求1所述的存储器装置，其中所述信号处理电路为差动模拟数字转换器，所述第一组存储单元至所述第四组存储单元分别包括一个存储单元。

5.根据权利要求1所述的存储器装置，其中所述信号处理电路为差动模拟数字转换器，所述第一组存储单元至所述第四组存储单元分别包括两个存储单元，所述存储器装置还包括：

6.根据权利要求5所述的存储器装置，还包括：

7.根据权利要求5所述的存储器装置，还包括：

8.根据权利要求4所述的存储器装置，其中存储在所述存储器阵列的权重信息包括4阶权重值。

9.根据权利要求1所述的存储器装置，其中所述第一全局位线与所述第二全局位线用于对来自所述存储器阵列的存储单元电流进行加总，且对于所述存储器阵列的一个存储单元的所述存储单元电流大于100na且小于1μa。

10.根据权利要求1所述的存储器装置，其中对所述第一全局位线与所述第二全局位线施加感测电压，以对来自所述存储器阵列的存储单元电流进行加总，且所述感测电压小于0.2v。

11.根据权利要求1所述的存储器装置，其中所述多个输入字线对的每一个为提供1位输入信号。

12.根据权利要求1所述的存储器装置，其中所述存储器阵列为3dnor闪存。

13.根据权利要求5所述的存储器装置，其中所述两个第一漏极侧导电串与所述两个第二漏极侧导电串为掺杂多晶硅插塞。

14.根据权利要求1所述的存储器装置，其中所述第一组存储单元至所述第四组存储单元分别包括一个存储单元，

15.根据权利要求14所述的存储器装置，其中所述多个输入字线对的每一个提供二元输入信号或三元输入信号。

16.根据权利要求14所述的存储器装置，其中所述存储器阵列存储用作所述存储器内搜索的权重值信息，其中第一ims权重值存储于所述第一组存储单元与所述第四组存储单元，且第二ims权重值存储于所述第二组存储单元与所述第三组存储单元。

17.根据权利要求14所述的存储器装置，还包括：

18.根据权利要求17所述的存储器装置，其中所述参考信号是对应于余弦相似度计算阈值而可调整。

19.一种固态驱动模块，包括：

20.根据权利要求19所述的固态驱动模块，其中所述接口为ddr4或ddr5。

技术总结本公开提供了一种存储器内计算用的存储器装置以及固态驱动模块，可应用于3D AND型闪存，该存储器装置包括存储器阵列、多个输入字线对及信号处理电路。存储器阵列具有多个第一对存储单元与多个第二对存储单元，各第一对存储单元包括耦接到第一全局位线的第一组存储单元及耦接至第二全局位线的第二组存储单元，各第二对存储单元包括耦接到第一全局位线的第三组存储单元及耦接至第二全局位线的第四组存储单元。各输入字线对包括第一与第二输入字线，第一输入字线耦接到第一组存储单元与第二组存储单元，第二输入字线耦接到第三组存储单元与第四组存储单元。信号处理电路耦接到第一与第二全局位线。技术研发人员：吕函庭,徐子轩,叶腾豪,谢志昌,洪俊雄,李永骏受保护的技术使用者：旺宏电子股份有限公司技术研发日：技术公布日：2024/1/22