用于放大器电路的负载电路、放大器电路和电光发送器的制作方法

本发明涉及一种用于放大器电路中的负载电路，其中所述放大器电路包括跨导电路。本发明还涉及一种放大器电路，所述放大器电路包括此类负载电路和跨导电路。此外，本发明涉及一种电光发送器，所述电光发送器包括此类放大器电路。

背景技术：

1、本发明涉及放大器电路领域，所述放大器电路包括跨导电路和负载电路。此类放大器电路可以用于电气设备以放大信号(电压)。

技术实现思路

1、发明人做出以下考虑：

2、对用于放大信号的放大器电路的主要要求可以包括：向该信号引入低失真，提供大输出电压摆幅，具有足够宽的带宽，具有阻抗匹配的输出，以便为广泛的电气负载提供兼容性。通常，在本领域中，阻抗匹配的输出可能意味着，例如，对于单端拓扑结构，放大器的输出阻抗为50ω；或者对于差分拓扑结构，放大器的输出阻抗为100ω。

3、图1示出了放大器电路的两个示例。每个放大器电路1包括跨导电路2和负载电路3。换句话说，放大器电路(电压放大器)在概念上可以包括两部分：跨导和负载。此类放大器电路可以称为“跨导放大器电路”。跨导电路2可以以其最简单的形式包括单个晶体管。可选地，单个晶体管可以是共源共栅晶体管。负载电路3可以是无源的(例如，包括电阻器)，也可以是有源的(例如，包括电流源)。该电流源可以由晶体管实现。关于包括一对支路的放大器电路的差分拓扑结构，上文关于跨导电路2和负载电路3的描述适用于每个支路。

4、放大器电路1包括可以向其提供要放大的信号的输入端、用于提供放大的信号(即，放大后的信号)的输出端和可以向其提供电源电压以为放大器电路1供电的电源端子8。该电源电压可以称为放大器电路1的电源电压。图1左侧的放大器电路1具有单端拓扑结构，即它是单端放大器电路1。单端放大器电路1可以包括输入端子in和输出端子out。图1右侧的放大器电路具有差分拓扑结构，即它是一个差分放大器电路1。差分放大器电路1可以包括两个输入端子in_a、in_b和两个输出端子out_a、out_b。

5、为了解决上述对放大器电路的要求，可以如图2示例性地示出的那样实现放大器电路。图2的放大器电路具有差分拓扑结构。这仅作为示例，因此关于图2的描述相应地适用于具有单端拓扑结构的放大器电路。由于图2的放大器电路1具有差分拓扑结构，因此它包括两个支路。因此，跨导电路2和负载电路3各自具有两个支路。如图2所示，负载电路3的每个支路包括电阻器rl，跨导电路2的每个支路包括串联电连接的两个晶体管t1和t2。跨导电路2的相应支路的第一晶体管t1的第一端子电连接到负载电路3的相应支路的电阻器rl的第一端子。电阻器rl的第二端子电连接到负载电路3的电源端子(并且因此连接到放大器电路1的电源端子)。可以向电源端子提供电源电压vdd以为放大器电路1供电。例如，电源电压vdd可以是3.3v。相应支路的第一晶体管t1的第二端子电连接到相应支路的第二晶体管t2的第一端子。

6、跨导电路2的两个支路中的第一支路的第一晶体管t1的第三端子可以电连接到跨导电路2的两个支路中的第二支路的第一晶体管t1的第三端子。第一晶体管t1的第三端子是第一晶体管t1的控制端子。相应支路的第二晶体管t2的第二端子可以电连接到地。相应支路的第二晶体管t2的第三端子可以连接到放大器电路1的相应输入端子。第二晶体管t2的第三端子是控制端子。电阻器rl与相应支路的第一晶体管t1之间的节点可以电连接到放大器电路1的相应输出端子。因此，为了放大信号，可以以两个输入电压vin,p和vin,m的形式将信号提供给放大器电路1。放大器电路1可以以两个输出电压vo,m和vo,p的形式提供所放大的信号。

7、如图2所示，第一晶体管t1可以由双极型晶体管(bipolar junction transistor，bjt)(例如，npn型bjt)实现，第二晶体管t2可以由金氧半场效晶体管(metal-oxide-semiconductor field-effect transistors，mosfet)(例如，n沟道mosfet)实现。这仅作为示例，因此跨导电路2可以使用不同类型的晶体管来实现。

8、假设跨导电路2的两个第二晶体管t2(即，输入差分对的晶体管t2)的大小和偏置适当，以便引入尽可能低的gm失真(即，它们利用的电压-电流转换的失真，其中gm表示fet晶体管的跨导)，放大器电路1的输出dc共模电压(vo,cm,dc)由电阻器rl的电阻和放大器电路1的两个支路中的每个支路的偏置电流(ibias/2)决定：

9、vo,cm,dc＝vdd-rl·ibias/2  (1)

10、负载电路3的相应支路的电阻器rl的电阻以及放大器电路1的电阻可以称为负载电阻。例如，负载电路3的每个支路的电阻器rl的电阻以及放大器电路1的电阻可以设置为50ω或接近50ω，以确保输出阻抗匹配。

11、然而，给定输出dc共模电压取决于负载电路3的电阻器rl和流经放大器电路1的两个支路的偏置电流ibias，图2的放大器电路1的拓扑结构不适于大输出电压摆幅。这是由于两个第二晶体管t2和两个第一晶体管t1(可以称为共源共栅晶体管)占用的电压净空(即，放大器电路1的输入差分对占用的电压净空)。

12、图3示出了图2的电路拓扑在输出电压摆幅方面的改进。图3的放大器电路1与图2的放大器电路1的不同之处在于负载电路3。因此，关于图2的上述描述相应地适用于图3的放大器电路，下文主要描述图2的放大器电路与图3的放大器电路之间的差异。

13、图3的放大器电路1的负载电路3与图2的负载电路的不同之处在于，电阻器rl被替换为晶体管t3。换句话说，图2的无源负载电路3被替换为有源负载电路3，如图3所示。与图2的放大器电路1相比，图3的放大器电路1提供了更大的输出电压摆幅，因为使用有源负载电路3替换了图2的放大器电路1的无源负载电路3，如图3所示。图3的放大器电路1的有源负载电路3可以称为集总电流发生器或集总电流源。该电流发生器(电流源)由负载电路3的晶体管t3提供。

14、与图2的放大器电路1相比，图3的放大器电路1提供了更大的输出电压摆幅，因为对于第一阶，输出dc共模电压不是由负载电路3的电阻器和两个支路的偏置电流ibias决定的，也不是由可以电连接在放大器电路1的跨导电路2的两个第一晶体管t1的第二端子之间的电阻器rterm决定的。例如，电阻器rterm可以设置为100ω或接近100ω，以确保输出差分阻抗匹配。相反，输出dc共模电压可以任意设置，以使输出电压摆幅最大化。dc共模电压可以设置在第一晶体管t1进入饱和区之前在第一晶体管t1的集电极端子处可能产生的最小电压与在负载电路3的晶体管t3进入三极管区之前在负载电路3的晶体管t3的漏极端子处可能产生的最大电压之间的一半。然而，由于负载电路3的晶体管t3尺寸较大以确保相对于电源电压vdd的电压净空足够大，因此晶体管t3的输出寄生电容cpar1相当大。因此，与图2的放大器电路拓扑结构相比，图3的放大器电路拓扑结构表现出更差的带宽和更差的输出回波损耗。

15、鉴于以上所述，本发明旨在提供一种放大器电路，所述放大器电路可以实现大输出信号摆幅、宽带宽、低失真和输出阻抗匹配。另一个目的可能是提供一种放大器电路，所述放大器电路可以在由用于实现所述放大器电路的技术提供的标称电压电源下工作。

16、所述目的通过所附独立权利要求的主题来实现。有利的实现方式在从属权利要求中进一步定义。

17、本发明的第一方面提供了一种用于放大器电路的负载电路，其中所述放大器电路包括跨导电路。所述负载电路包括电源端子和一个支路或两个支路。每个支路包括两个端子。此外，每个支路包括n个电感元件和n+1个节点，其中n大于或等于1。所述n个电感元件和所述n+1个节点串联电连接在所述两个端子之间，所述n+1个节点中的任意两个连续节点经由所述n个电感元件中的相应电感元件彼此电连接。此外，每个支路包括n+1个晶体管。所述n+1个节点中的每个节点经由所述n+1个晶体管中的相应晶体管电连接到所述电源端子。

18、换句话说，所述第一方面提出使用至少两个晶体管(即，n+1个晶体管)替换图3所示的负载电路的相应支路的单个晶体管。所述至少两个晶体管可以通过相应电感元件去耦。因此，根据所述第一方面所述的负载电路可以实现具有大输出信号摆幅、宽带宽、低失真和输出阻抗匹配的放大器电路，条件是在所述放大器电路中使用所述负载电路。此外，所述第一方面具有以下优点：当在所述放大器电路中提供根据所述第一方面所述的负载电路时，所述放大器电路可以在由用于所述放大器电路的技术提供的标称电压电源下工作。具体地，当在所述放大器电路中使用所述负载电路时，根据所述第一方面所述的负载电路可以在带宽和输出回波损耗方面改进图2和图3的放大器电路。因此，当根据所述第一方面所述的负载电路替换图3的放大器电路的负载电路时，可以克服图3的放大器电路的低带宽和不佳输出回波损耗。由于根据所述第一方面所述的负载电路是有源负载电路，与图3的放大器电路的有源负载电路的情况一样，根据所述第一方面所述的负载电路实现了与上述图3的负载电路相同的优点，同时当在所述放大器电路中用作所述负载电路时，改善了所述放大器电路的所述带宽和所述输出回波损耗。

19、所述放大器电路可以称为“跨导放大器电路”。所述放大器电路可以是驱动器放大器。也就是说，所述放大器电路可以用于放大信号以驱动其它电路，例如电光发送器的光调制器。

20、所述负载电路可以称为“有源负载电路”或“有源负载”。所述负载电路的所述n+1个晶体管可以称为“有源负载晶体管”。所述n个电感元件可以称为“电感去耦元件”。即，所述n个电感元件的作用是使所述n+1个晶体管去耦。

21、每个晶体管可以充当或者可以是电流源。因此，所述相应支路的所述n+1个晶体管可以充当或者可以是所述相应支路的分布式电流源。所述相应支路的所述n+1个晶体管可以充当或者可以是所述相应支路的分布式有源负载。由于n大于或等于1，因此所述n+1个晶体管可以称为两个或更多个晶体管。如上所述，上述n大于或等于1(n≥1)。换句话说，n是大于或等于1的整数。相应支路的晶体管的数量比所述相应支路的电感元件的数量多一个。

22、在所述第一方面的一种实现方式中，所述n+1个晶体管中的每个相应晶体管的尺寸被设定为使得(n+1)*r1＝r2。r1是所述相应晶体管的沟道宽度与沟道长度之间的比率，r2是适用于所述放大器电路的电源电压的虚拟单个晶体管的沟道宽度与沟道长度之间的比率。

23、因此，所述相应支路的所述n+1个晶体管中的每个晶体管的寄生输出电容可以近似为所述虚拟单个晶体管的寄生输出电容除以所述n+1个晶体管的数量。例如，上述虚拟单个晶体管可以对应于图3的放大器电路的负载电路的相应支路的单个晶体管(晶体管t3)。

24、换句话说，所述负载电路的相应支路的所述虚拟单个晶体管可以拆分为n+1个晶体管。所述虚拟单个晶体管表示放大器电路(例如，图3的放大器电路)在带宽和输出回波损耗方面的主要瓶颈。由于将所述虚拟单个晶体管拆分为n+1个晶体管，因此与可能较重且尺寸较大的所述虚拟单个晶体管相比，所述n+1个晶体管中的每个晶体管可能较轻且尺寸较小，以便适于所述放大器电路的所述电源电压。使用适当的设计，可以将所述负载电路的相应支路的输出特性阻抗调谐为尽可能接近所需阻抗匹配(例如，50ω或接近50ω)。以这种方式，可以显著改善所述放大器电路的所述带宽和所述输出回波损耗。

25、在所述第一方面的一种实现方式中，所述n+1个晶体管中的每个晶体管包括：第一端子，与所述电源端子电连接；第二端子，与所述相应节点电连接；第三端子，作为控制端子。

26、在所述第一方面的一种实现方式中，所述n+1个晶体管中的每个相应晶体管是以下各项中的一项：金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor，mosfet)，具有栅极端子，所述栅极端子作为所述第三端子；或者双极型晶体管(bipolar junction transistor，bjt)，具有基极端子，所述基极端子作为所述第三端子。

27、因此，可以使用常见的晶体管类型来实现所述负载电路。也就是说，可以使用常见技术来实现包括根据所述第一方面所述的负载电路的放大器电路作为所述负载电路。这可以容易且廉价地制造所述负载电路以及所述放大器电路。

28、所述n+1个晶体管中的每个晶体管可以是p沟道金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)(p沟道mosfet)，所述p沟道mosfet具有源极端子、漏极端子和栅极端子，所述源极端子作为所述第一端子，所述漏极端子作为所述第二端子，所述栅极端子作为所述第三端子。或者，所述n+1个晶体管中的每个相应晶体管可以是pnp型双极型晶体管(bipolar junction transistor，bjt)(pnp型bjt)，所述pnp型bjt具有发射极端子、集电极端子和基极端子，所述发射极端子作为所述第一端子，所述集电极端子作为所述第二端子，所述基极端子作为所述第三端子。

29、在所述第一方面的一种实现方式中，所述n个电感元件中的每个电感元件包括电感器或传输线。

30、例如，所述传输线可以是微带传输线。因此，可以使用常见电气元件来使所述负载电路的所述n+1个晶体管去耦。这可以容易且廉价地制造所述负载电路以及所述放大器电路。

31、在所述第一方面的一种实现方式中，所述n个电感元件和所述n+1个晶体管的寄生电容形成的合成传输线的特性阻抗与可电连接到所述两个端子中的一个端子的负载阻抗匹配。这可以实现具有显著改善的带宽和输出回波损耗的放大器电路，条件是在所述放大器电路中使用所述负载电路。关于图3的放大器电路，所述带宽和所述输出回波损耗得到改善。

32、所述n+1个晶体管的所述寄生电容可以是由于所述n+1个晶体管而存在于所述n+1个节点处的寄生电容。换句话说，所述寄生电容可以是向所述n+1个节点中的每个节点断言的寄生电容。所述n+1个晶体管的所述寄生电容可以称为寄生输出电容。

33、在所述第一方面的一种实现方式中，所述跨导电路具有单端拓扑结构，所述负载电路包括所述一个支路。因此，所述负载电路可以用于单端放大器电路，从而可以改善单端拓扑结构的带宽和输出回波损耗。

34、在所述第一方面的一种实现方式中，所述跨导电路具有差分拓扑结构，所述负载电路包括所述两个支路。因此，所述负载电路可以用于差分放大器电路，从而可以改善差分拓扑结构的带宽和输出回波损耗。

35、所述负载电路可以集成在不同的集成电路(integrated circuit，ic)互补技术中，包括(但不限于)双极互补金属氧化物半导体(bipolar complementary metal oxidesemiconductor，bicmos)、互补金属氧化物半导体(complementary metal oxidesemiconductor，cmos)以及碳化硅(sic)和iii-v半导体，例如砷化镓(gaas)或氮化镓(gan)。

36、为了实现根据本发明的所述第一方面所述的负载电路，上述第一方面的部分或全部所述实现方式和可选特征可以相互结合。

37、本发明的第二方面提供了一种放大器电路，所述放大器电路包括跨导电路和根据上述第一方面所述的负载电路。所述跨导电路和所述负载电路彼此电连接。

38、在所述第二方面的一种实现方式中，所述跨导电路包括一个支路或两个支路。所述跨导电路的每个支路可以包括串联电连接的第一晶体管和第二晶体管。所述第一晶体管的第一端子可以与所述负载电路的所述一个支路或所述两个支路中的相应支路的两个端子中的一个端子电连接。所述第一晶体管的第二端子可以与所述第二晶体管的第一端子电连接。所述第二晶体管的控制端子可以与所述跨导电路的所述支路的输入端子电连接。

39、在所述第二方面的一种实现方式中，所述支路的所述第一晶体管是以下各项中的一项：双极型晶体管(bipolar junction transistor，bjt)，具有基极端子，所述基极端子作为第三端子，所述基极端子是控制端子；或者金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)，具有栅极端子，所述栅极端子作为第三端子，所述栅极端子是控制端子。

40、因此，可以使用常见的晶体管类型来实现所述放大器电路的所述跨导电路。也就是说，可以使用常见的技术来实现所述放大器电路。这可以容易且廉价地制造所述放大器电路。

41、所述支路的所述第一晶体管可以是npn型双极型晶体管(bipolar junctiontransistor，bjt)(npn型bjt)，所述npn型bjt具有集电极端子和发射极端子，所述集电极端子作为所述第一端子，所述发射极端子作为所述第二端子。或者，所述支路的所述第一晶体管可以是n沟道金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor，mosfet)(n沟道mosfet)，所述n沟道mosfet具有漏极端子和源极端子，所述漏极端子作为所述第一端子，所述源极端子作为所述第二端子。

42、在所述第二方面的一种实现方式中，所述支路的所述第二晶体管是以下各项中的一项：双极型晶体管(bipolar junction transistor，bjt)，具有基极端子，所述基极端子作为所述控制端子；或者金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor，mosfet)，具有栅极端子，所述栅极端子作为所述控制端子。

43、因此，可以使用常见的晶体管类型来实现所述放大器电路的所述跨导电路。也就是说，可以使用常见的技术来实现所述放大器电路。这可以容易且廉价地制造所述放大器电路。

44、所述支路的所述第二晶体管可以是npn型双极型晶体管(bipolar junctiontransistor，bjt)(npn型bjt)，所述npn型bjt具有集电极端子和基极端子，所述集电极端子作为所述第一端子，所述基极端子作为所述控制端子。或者，所述支路的所述第二晶体管可以是n沟道金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)(n沟道mosfet)，所述n沟道mosfet具有漏极和栅极端子，所述漏极作为所述第一端子，所述栅极端子作为所述控制端子。

45、在所述第二方面的一种实现方式中，所述跨导电路包括所述跨导电路的所述一个支路，所述负载电路包括所述负载电路的所述一个支路。所述负载电路的所述支路的所述两个端子中的一个端子可以与所述跨导电路的所述支路的所述第一晶体管的所述第一端子电连接，终端阻抗可以与所述负载电路的所述支路的所述两个端子中的所述端子电连接。

46、在所述第二方面的一种实现方式中，所述跨导电路包括所述跨导电路的所述两个支路，所述负载电路包括所述负载电路的所述两个支路。所述负载电路的所述两个支路中的第一支路的所述两个端子中的一个端子可以与所述跨导电路的所述两个支路中的第一支路的所述第一晶体管的所述第一端子电连接。所述负载电路的所述两个支路中的第二支路的所述两个端子中的一个端子可以与所述跨导电路的所述两个支路中的第二支路的所述第一晶体管的所述第一端子电连接。终端阻抗可以电连接在所述负载电路的所述第一支路的所述两个端子中的所述端子与所述负载电路的所述第二支路的所述两个端子中的所述端子之间。

47、所述放大器电路可以集成在不同的集成电路(integrated circuit，ic)互补技术中，包括(但不限于)双极互补金属氧化物半导体(bipolar complementary metal oxidesemiconductor，bicmos)、互补金属氧化物半导体(complementary metal oxidesemiconductor，cmos)以及碳化硅(sic)和iii-v半导体，例如砷化镓(gaas)或氮化镓(gan)。

48、关于根据所述第一方面所述的负载电路的上述描述相应地适用于根据所述第二方面所述的放大器电路。

49、根据所述第二方面及其实现方式和可选特征所述的放大器电路与根据所述第一方面及其相应实现方式和相应可选特征所述的负载电路具有相同的优点。

50、为了实现根据本发明的所述第二方面所述的放大器电路，上述第二方面的部分或全部所述实现方式和可选特征可以相互结合。

51、本发明的第三方面提供了一种电光发送器，所述电光发送器包括光调制器和上述第二方面所述的放大器电路。所述放大器电路用于放大信号以驱动所述光调制器。

52、关于根据所述第一方面所述的负载电路的上述描述相应地适用于根据所述第三方面所述的电光发送器。

53、根据所述第三方面及其实现方式和可选特征所述的电光发送器与根据所述第一方面及其相应实现方式和相应可选特征所述的负载电路具有相同的优点。

54、为了实现根据本发明的所述第三方面所述的电光发送器，上述第三方面的部分或全部所述实现方式和可选特征可以相互结合。

55、需要注意的是，本技术中描述的所有设备、元件、单元和方法可以软件或硬件元件或其任意组合来实现。本技术中描述的各种实体所执行的所有步骤以及所描述的各种实体要执行的功能均意在指相应实体用于执行相应步骤和功能。虽然在以下具体实施例的描述中，外部实体要执行的具体功能或步骤没有在执行具体步骤或功能的实体的具体详述元件的描述中反映，但是技术人员应清楚，这些方法和功能可以通过相应硬件或软件元件或其任意组合实现。