一种高压接口电路

本发明属于电路与系统，尤其涉及一种高压接口电路。

背景技术：

1、高压接口电路通过逻辑状态控制在输出端处实现高电压和低电压。传统的高压接口电路通过堆叠晶体管的方式可以提升输出端的最大输出电压，但输出端的最大电压存在受到mos管的衬底二极管反向击穿电压限制的问题。因此，有必要对传统的高压接口电路进行改进。

技术实现思路

1、针对上述传统高压接口电路存在的最大输出电压mos管的衬底二极管反向击穿电压限制问题，本发明提供了一种高压接口电路。。

2、为实现本发明的目的，本发明提供的技术方案如下：

3、一种高压接口电路，包括组合数量至少为1的多组接口电路；所述接口电路包括耐高压开关模块和耐高压接口模块；所述的耐高压开关模块连接高压电源hvdd和输出端口vout；所述耐高压接口模块的输出端vs连接到低压电路。

4、进一步地，所述耐高压开关模块包括晶体管m0、晶体管m1、晶体管m2、晶体管m3、晶体管m4、晶体管m5、晶体管m6、晶体管m7、晶体管m8、晶体管m9、晶体管m10、电容c1、电容c2、电容c3、逻辑偏置电压生成电路、最小单元电路1、最小单元电路2、最小单元电路3、最小单元电路4、最小单元电路5、可调偏置电压生产电路1和可调偏置电压生成电路2；晶体管m0的漏端连接到输入端vhvin、晶体管m1的栅端和晶体管m1的漏端，晶体管m0的栅端连接到电容c1的一端、晶体管m2的源端和晶体管m5的栅端，晶体管m0的源端连接到晶体管m5的漏端和晶体管m6的漏端；晶体管m1的源端连接到晶体管m2的漏端和晶体管m2的栅端；晶体管m3的漏端连接到晶体管m3的栅端和晶体管m4的源端，晶体管m3的源端连接电容c2的一端，晶体管m6的栅端、晶体管m7的漏端和最小单元电路的vg1端；晶体管m4的栅端连接到晶体管m4的漏端和晶体管m5的源端；晶体管m6的源端连接到晶体管m7的源端、晶体管m8的源端、晶体管m10的漏端、晶体管m10的栅端和最小单元电路1的vdn输入端；晶体管m7的栅端连接到电容c1的一端、晶体管m9的漏端、晶体管m9的栅端和晶体管m10的源端；晶体管m8的栅端连接到晶体管m8的漏端和晶体管m9的源端；电容c1的一端连接到控制信号s0；电容c2的一端连接到控制信号s1；电容c3的一端连接到信号soff；最小单元电路1的sn端连接到信号s2，最小单元电路1的sf端连接到信号s0ff，最小单元电路1的vb1端连接到逻辑偏置电压生成电路的输出端vlbg，最小单元电路1的vb2端连接到信号3vdd，最小单元电路1的vgn端连接到最小单元电路2的vg1端，最小单元电路1的vsn端连接到最小单元电路2的vdn端；最小单元电路2的sn端连接到信号s3，最小单元电路2的sf端连接到信号s0ff，最小单元电路2的vb1端连接到可调偏置电压生成电路1的输出端vcbg1,最小单元电路2的vb2端连接到可调偏置电压生成电路1的输出端vcbg1，最小单元电路2的vgn端连接到最小单元电路3的vg1端，最小单元电路2的vsn端连接到最小单元电路3的vdn端；最小单元电路3的sn端连接到信号s4，最小单元电路3的sf端连接到信号s0ff,最小单元电路3的vb1端连接到可调偏置电压生成电路1的输出端vcbg1,最小单元电路3的vb2端连接到可调偏置电压生成电路1的输出端vcbg1，最小单元电路3的vgn端连接到最小单元电路4的vg1端，最小单元电路3的vsn端连接到最小单元电路4的vdn端；最小单元电路4的sn端连接到信号s5，最小单元电路4的sf端连接到信号s0ff,最小单元电路4的vb1端连接到可调偏置电压生成电路1的输出端vcbg1,最小单元电路4的vb2端连接到可调偏置电压生成电路1的输出端vcbg1，最小单元电路4的vgn端连接到最小单元电路5的vg1端，最小单元电路4的vsn端连接到最小单元电路5的vdn端；最小单元电路5的sn端连接到信号s6，最小单元电路5的sf端连接到信号s0ff，最小单元电路5的vb1端连接到可调偏置电压生成电路2的输出端vcbg2,最小单元电路5的vb2端连接到可调偏置电压生成电路2的输出端vcbg2，最小单元电路5的vsn端连接高压接口电路的输出端vhvout；信号3vdd连接晶体管m1的衬底端；信号4vdd连接到晶体管m2的衬底端、晶体管m4的衬底端、晶体管m4的衬底端、晶体管m6的衬底端、晶体管m7的衬底端、晶体管m8的衬底端、晶体管m9的衬底端和晶体管m10的衬底端；晶体管m5的衬底端连接到逻辑偏置电压生成电路的输出端vlbg。

5、进一步地，所述的最小单元电路包括晶体管mn、晶体管ma1、晶体管ma2、晶体管ma3、晶体管ma4、晶体管ma5、晶体管ma6、电容ca1、电容ca2。晶体管mn的漏端连接到输入端vdn1和晶体管ma2的漏端，晶体管mn的栅端连接到电容ca的一端、晶体管ma1的源端，晶体管ma3的源端和输出端vg1，晶体管mn的源端连接晶体管ma3的漏端、晶体管ma5的源端、晶体管ma6的栅端和晶体管ma6的漏端。晶体管ma1的栅端连接到ma1的漏端和晶体管ma2的源端；晶体管ma2的栅端连接到输入端vg0；晶体管ma3的栅端连接到电容ca2的一端、晶体管ma4的漏端，晶体管ma4的栅端和晶体管ma6的源端；晶体管ma4的源端连接晶体管ma5的栅端和晶体管ma5的漏端；电容ca1的一端连接输入控制信号son；电容ca2的一端连接到控制信号sf；信号vb1连接到晶体管ma1的衬底端、晶体管ma2的衬底端、晶体管ma3的衬底端、晶体管ma3的衬底端、晶体管ma4的衬底端和晶体管ma6的衬底端；信号vb2连接到晶体管mn的衬底端。

6、进一步地，所述的可调偏置电压电路包括晶体管mb1、晶体管mb2、晶体管mb3、晶体管mb4、电容cb1、电容cb2、电容cb3、二极管db1、二极管db2、二极管db3和二极管db4。所述的晶体管mb1的漏端连接二极管db1的阴极、二极管db2的阳极、电容cb1的一端和输出端vcbg，晶体管mb1的栅端连接到电容cb1的另一端、电容cb2的一端和二极管db3的阴极，晶体管mb1的源端连接到晶体管mb2的漏端、晶体管mb1的衬底端连接到晶体管mb1的源端；晶体管mb2的栅端连接到电容cb2的一端、电容cb3的一端和二极管db4的阴极,晶体管mb2的源端连接到晶体管mb3的漏端、晶体管mb2的衬底端连接到晶体管mb2的源端；晶体管mb3的栅端连接到电源电压vdd、晶体管mb2的源端连接到晶体管mb4的漏端、晶体管mb3的衬底端连接到晶体管mb3的源端；晶体管mb4的栅端连接到控制信号rst、晶体管mb4的源端连接到地、晶体管mb4的衬底端连接到地；电源电压vdd连接到二极管db3的阳极和二极管db4的阳极；二极管db1的阳极连接到控制信号rstn；二极管db2连接到信号4vdd。

7、进一步地，所述的逻辑偏置电压电路包括晶体管ml1和电容cl1；晶体管ml1的漏端连接到信号3vdd和晶体管ml1的栅端，晶体管ml1的源端连接到输出端vlbg和电容cl1的一端，晶体管ml1的衬底端连接到电源电压vdd；电容cl1的一端连接到信号lb。

8、进一步地，所述耐高压接口模块包括晶体管mh1、晶体管mh2、晶体管mh3、晶体管mh4、晶体管mh5、电容ch1、电容ch2、电容ch3、电容ch5、二极管dh1、二极管dh2、二极管dh3和二极管dh4；所述晶体管mh1的漏端连接到输入端vin和电容ch1的一端，晶体管mh1的栅端连接电容ch1的另一端、二极管d1的阴极和电容ch2的一端，晶体管mh1的源端连接到晶体管mh2的漏端，晶体管mh1的衬底端连接到晶体管mh2的源端；所述晶体管mh2的栅端连接电容ch2的另一端、二极管d2的阴极和电容ch3的一端，晶体管mh2的源端连接到晶体管mh3的漏端，晶体管mh2的衬底端连接到晶体管mh2的源端；所述晶体管mh3的栅端连接电容ch3的另一端、二极管d3的阴极和电容ch4的一端，晶体管mh3的源端连接到晶体管mh4的漏端，晶体管mh3的衬底端连接到晶体管mh3的源端；所述晶体管mh4的栅端连接电容ch4的另一端、二极管d4的阴极和电容ch5的一端，晶体管mh4的源端连接到晶体管mh5的漏端，晶体管mh4的衬底端连接到晶体管mh4的源端；所述晶体管mh5的栅端连接电源vdd，晶体管mh4的源端连接到输出端vs，晶体管mh4的衬底端连接到晶体管mh4的源端；电源vdd连接到二极管d1的阳极、二极管d2的阳极、二极管d3的阳极和二极管d4的阳极；电容ch5的一端连接到地。

9、进一步地，电路中使用的晶体管均为深n阱型nmos管。

10、进一步地，还包括低压电路，所述低压电路由开关和电流源组成。

11、与现有技术相比，本发明的技术优势如下：

12、通过动态设定高压接口电路中连接到输出端口的晶体管的衬底端所连接的电位，使得衬底二极管的反向击穿电压增大，从而提升高压接口电路可承受的最大输出电压。通过调整nmos管的衬底端所连接的偏置电压避免了由于nmos管中衬底端至源端/漏端形成正向导通二极管所引起的漏电流和输出不稳定问题；通过在电容上积累电荷实现nmos管的并结合逻辑信号实现堆叠nmos管的导通和关断。在耐高压接口模块中通过电容阵列对堆叠nmos管的栅端和衬底端提供合适的电压偏置，提升电路耐压性。