半导体器件及其制备方法、存储系统与流程

本申请的实施例涉及电子器件，特别涉及一种半导体器件及其制备方法、存储系统。

背景技术：

1、三维存储器(3d nand)技术通过在垂直方向上堆叠多层数据存储单元，可打造出存储容量比同类nand技术高达三倍的存储器。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低。但是在制备存储器的过程中，由于沟道结构的轮廓存在弯曲，在进行材料填充时无法做到实体填充，导致在去除相应层时损坏了其它区域的结构，进而导致生产出来的存储器无法达到标准。

技术实现思路

1、本申请的实施例提供一种半导体器件及其制备方法、存储系统，以解决现有技术中半导体器件在去除相应层时容易损坏其它区域，导致产品无法达标的技术问题。

2、为了解决上述技术问题，本申请的实施例公开了如下技术方案：

3、第一方面，提供了一种半导体器件，包括：

4、堆叠结构，所述堆叠结构包括沿第一方向y设置的台阶区和核心区；

5、第一栅线缝隙结构，所述第一栅线缝隙结构沿所述第一方向y设置于所述台阶区；

6、所述第一栅线缝隙结构包括沿所述第一方向y间隔分布的多个第一连接段，以及连接所述第一连接段的第二连接段，在同一个xy截面中，所述第一连接段在第二方向x上的第一尺寸l小于所述第二连接段在所述第二方向x上的第二尺寸d；其中，所述第二方向x与所述第一方向y相互垂直。

7、结合第一方面，所述半导体器件还包括第二栅线缝隙结构，所述第二栅线缝隙结构沿所述第一方向y设置于所述核心区，所述第二栅线缝隙结构与所述第一栅线缝隙结构连接。

8、结合第一方面，所述第二栅线缝隙结构沿所述第一方向y设置，所述第二栅线缝隙结构在所述第二方向x的横截面具有相同尺寸。

9、结合第一方面，在同一个所述xy截面中，所述第二栅线缝隙结构沿所述第二方向x具有第三尺寸e，所述第三尺寸e等于所述第一尺寸l。

10、结合第一方面，在同一个所述xy截面中，所述第二栅线缝隙结构沿所述第二方向x具有第三尺寸e，所述第三尺寸e等于所述第二尺寸d。

11、结合第一方面，所述第二连接段在所述xy截面上的正投影的形状为圆形或多边形。

12、结合第一方面，所述第一栅线缝隙结构在所述xy截面上的正投影的形状为珠链状、星链状或点线状的一种或多种。

13、第二方面，提供了一种半导体器件的制备方法，包括：

14、形成堆叠层，所述堆叠层包括交替堆叠的绝缘层和牺牲层，所述堆叠层包括沿第一方向y设置的台阶区和核心区；

15、在所述台阶区形成第一栅线缝隙，所述第一栅线缝隙贯穿所述台阶区；

16、其中，所述第一栅极缝隙包括沿所述第一方向y间隔分布的多个第一段，以及连接所述第一段的第二段，在同一个xy截面中，所述第一段在第二方向x上的第一尺寸l小于所述第二段在所述第二方向x上的第二尺寸d；所述第二方向x与所述第一方向y相互垂直。

17、结合第二方面，在所述核心区的所述堆叠层形成第二栅线缝隙，所述第二栅线缝隙与所述第一栅线缝隙连通。

18、结合第二方面，所述第一栅线缝隙和所述第二栅线缝隙通过刻蚀一次成型。

19、结合第二方面，还包括将第一填充物通过所述第二段填充于所述第一栅线缝隙中，以获得填实所述第一段和所述第二段的第一填充层。

20、结合第二方面，在获得的所述第一填充层上继续填充所述第一填充物以获得覆盖所述堆叠层的第二填充层；

21、依次去除所述第二填充层、所述第一填充层和所述牺牲层，以形成槽体。

22、结合第二方面，依次去除所述第二填充层、所述第一填充层和所述牺牲层，以形成槽体的方法包括：

23、去除所述堆叠层上的所述第二填充层，以暴露所述第一填充层；

24、在所述堆叠层上沉积阻挡层，以保护所述第一填充层；

25、分别去除所述核心区和所述台阶区中的所述阻挡层、所述第一填充层和所述牺牲层，获得所述槽体。

26、结合第二方面，去除所述核心区中所述阻挡层、所述第一填充层和所述牺牲层的方法包括：

27、去除位于所述核心区的所述阻挡层，以暴露所述核心区的所述第一填充层；

28、去除位于所述核心区的所述第一填充层，以形成第一空腔；

29、去除位于所述核心区的所述牺牲层，以形成第一间隔区。

30、结合第二方面，去除所述台阶区的所述阻挡层、所述第一填充层和所述牺牲层的方法包括：

31、去除位于所述台阶区的所述阻挡层，以暴露所述台阶区的所述第一填充层；

32、去除位于所述台阶区的所述第一填充层，以形成第二空腔；

33、去除位于所述台阶区的部分所述牺牲层，以形成第二间隔区。

34、结合第二方面，所述槽体包括所述第一空腔、所述第二空腔、所述第一间隔区和所述第二间隔区；

35、将第二填充物填实所述第一空腔、所述第二空腔、所述第一间隔区和所述第二间隔区。

36、第三方面，提供了一种存储系统，包括：

37、如第一方面任一项所述的半导体器件；

38、控制器，所述控制器与所述半导体器件电连接，用于控制所述半导体器件存储数据。

39、上述技术方案中的一个技术方案具有如下优点或有益效果：

40、与现有技术相比，本申请的一种半导体器件及其制备方法、存储系统，包括半导体器件，包括：堆叠结构，堆叠结构包括沿第一方向y设置的台阶区和核心区；第一栅线缝隙结构，第一栅线缝隙结构沿第一方向y设置于台阶区；第一栅线缝隙结构包括沿所述第一方向y间隔分布的多个第一连接段，以及连接第一连接段的第二连接段，在同一个xy截面中，第一连接段在第二方向x上的第一尺寸l小于第二连接段在第二方向x上的第二尺寸d；其中，第二方向x与第一方向y相互垂直。本申请提供的半导体器件在进行材料填充时能够进行实体填充，能够在去除相应层时避免损坏其它区域的结构，进而保证生产出来的存储器能够达到标准。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括第二栅线缝隙结构，所述第二栅线缝隙结构沿所述第一方向(y)设置于所述核心区，所述第二栅线缝隙结构与所述第一栅线缝隙结构连接。

3.如权利要求2所述的半导体器件，其特征在于，所述第二栅线缝隙结构沿所述第一方向(y)设置，所述第二栅线缝隙结构在所述第二方向(x)的横截面具有相同尺寸。

4.如权利要求3所述的半导体器件，其特征在于，在同一个所述xy截面中，所述第二栅线缝隙结构沿所述第二方向(x)具有第三尺寸e，所述第三尺寸e等于所述第一尺寸l。

5.如权利要求3所述的半导体器件，其特征在于，在同一个所述xy截面中，所述第二栅线缝隙结构沿所述第二方向(x)具有第三尺寸e，所述第三尺寸e等于所述第二尺寸d。

6.如权利要求3所述的半导体器件，其特征在于，所述第二连接段结构在所述xy截面上的正投影的形状为圆形或多边形。

7.如权利要求1所述的半导体器件，其特征在于，所述第一栅线缝隙结构在所述xy截面上的正投影的形状为珠链状、星链状或点线状的一种或多种。

8.一种半导体器件的制备方法，其特征在于，包括：

9.如权利要求8所述的半导体器件的制备方法，其特征在于，在所述核心区的所述堆叠层形成第二栅线缝隙，所述第二栅线缝隙与所述第一栅线缝隙连通。

10.如权利要求9所述的半导体器件的制备方法，其特征在于，所述第一栅线缝隙和所述第二栅线缝隙通过刻蚀一次成型。

11.如权利要求9所述的半导体器件的制备方法，其特征在于，还包括将第一填充物通过所述第二段填充于所述第一栅线缝隙中，以获得填实所述第一段和所述第二段的第一填充层。

12.如权利要求11所述的半导体器件的制备方法，其特征在于，在获得的所述第一填充层上继续填充所述第一填充物以获得覆盖所述堆叠层的第二填充层；

13.如权利要求12所述的半导体器件的制备方法，其特征在于，依次去除所述第二填充层、所述第一填充层和所述牺牲层，以形成槽体的方法包括：

14.如权利要求13所述的半导体器件的制备方法，其特征在于，去除所述核心区中所述阻挡层、所述第一填充层和所述牺牲层的方法包括：

15.如权利要求14所述的半导体器件的制备方法，其特征在于，去除所述台阶区的所述阻挡层、所述第一填充层和所述牺牲层的方法包括：

16.如权利要求15所述的半导体器件的制备方法，其特征在于，所述槽体包括所述第一空腔、所述第二空腔、所述第一间隔区和所述第二间隔区；

17.一种存储系统，其特征在于，包括：

技术总结本申请公开了一种半导体器件及其制备方法、存储系统，包括：堆叠结构，堆叠结构包括沿第一方向Y设置的台阶区和核心区；第一栅线缝隙结构，第一栅线缝隙结构沿第一方向Y设置于台阶区；第一栅线缝隙结构包括沿所述第一方向Y间隔分布的多个第一连接段，以及连接第一连接段的第二连接段，在同一个XY截面中，第一连接段在第二方向X上的第一尺寸L小于第二连接段在第二方向X上的第二尺寸D；其中，第二方向X与第一方向Y相互垂直。本申请提供的半导体器件在进行材料填充时能够进行实体填充，能够在去除相应层时避免损坏其它区域的结构，进而保证生产出来的存储器能够达到标准。技术研发人员：吴林春,张坤,周文犀,夏志良受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/8/1