片上多核处理器架构、缓存一致性方法及服务器系统与流程

本公开属于芯片设计，具体涉及一种片上多核处理器架构、缓存一致性方法及服务器系统。

背景技术：

1、传统的片上多核处理器架构的特点是以计算为核心，数据通过i/o(硬盘，网络)搬运到处理器芯片进行计算，结果再由i/o输出。大量的数据搬移常常让i/o成为瓶颈，使算力不能充分发挥，延迟变大，数据中心能耗和建设成本变高。

2、基于此，现有技术中将处理器计算和网络处理融合到单一处理器芯片中，同时为处理器芯片提供非常高的带宽和灵活的控制器，同时还可以通过横向扩展来汇聚更多处理器核得到更多的算力。

3、但是，对于该片上多核处理器架构还需要考虑缓存一致性的问题。现有技术中要求所有处理器芯片的处理器核均参与同一缓存一致性的操作。由此，处理器芯片的横向扩展给缓存一致性的硬件实现增加了复杂性和成本。而且，数据中心很少需要大量的处理器核参与同一缓存一致性的服务，处理器芯片中大量的处理器核通常可以被不同的vm(虚拟机)式容器使用，不同虚拟机式容器之间是不需要保持缓存一致性，因此，处理器芯片的横向扩展还造成了资源的分配不够精细化。

技术实现思路

1、本发明旨在至少解决现有技术中存在的技术问题之一，提供一种降低成本且实现资源精细化分配的片上多核处理器架构、缓存一致性方法及服务器系统。

2、第一方面，解决本发明技术问题所采用的技术方案是一种片上多核处理器架构，其包括至少一个处理器芯片，每个处理器芯片包括多个处理器核，且每个处理器芯片的至少部分处理器核位于同一缓存一致性区域内；其中，

3、每个处理器芯片还包括与所述处理器核一一对应设置的多个第一缓存，所述第一缓存被配置为存储其对应的处理器核的私有数据，以及存储其对应的处理器核的第一属性；

4、所述片上多核处理器架构还包括与缓存一致性区域一一对应设置的第二缓存，所述第二缓存被配置为存储其对应的缓存一致性区域中多个处理器核的共享数据，以及存储所述第二缓存的第二属性；

5、所述处理器核，被配置为根据所述第一属性确定所述处理器核所在的缓存一致性区域，并基于所述第二属性确定所述缓存一致性区域所对应的第二缓存，以及对所述第二缓存进行处理，以使第二缓存中的所述共享数据与所述第二缓存所在的缓存一致性区域中的处理器核的所述私有数据保持一致。

6、在一些实施例中，所述第一属性包括所述第一缓存对应的处理器核的标识以及所述处理器核所在的缓存一致性区域标识；

7、所述第二属性包括所述第二缓存的标识，以及所述第二缓存所在的缓存一致性区域标识；

8、所述处理器核，具体被配置为根据所述第一缓存对应的处理器核的标识，确定所述处理器核所在的缓存一致性区域标识，并基于所述缓存一致性区域标识确定其对应的第二缓存的标识，以及基于所述第二缓存的标识对所述第二缓存进行处理。

9、在一些实施例中，所述处理器核还包括确定单元和处理单元，

10、所述确定单元，被配置为根据所述第一属性确定所述处理器核所在的缓存一致性区域，并基于所述第二属性确定所述缓存一致性区域所对应的第二缓存；

11、所述处理单元，被配置为对所述处理器核对应的所述第二缓存进行读操作。

12、在一些实施例中，所述处理单元，还被配置为将所述处理器核对应的所述第二缓存中的无效缓存区域，更新为与所述处理器核对应的第一缓存中，且与所述所述无效缓存区域对应位置的值。

13、在一些实施例中，所述处理单元，还被配置为清除所述处理器核对应的第一缓存。

14、在一些实施例中，每个处理器芯片包括多个缓存一致性区域，且不同的缓存一致性区域包括该处理器芯片中不同的处理器核。

15、在一些实施例中，同一缓存一致性区域包括不同处理器芯片内的处理器核。

16、第二方面，本公开实施例还提供一种缓存一致性的方法，其应用于片上多核处理器架构，所述片上多核处理器架构包括至少一个处理器芯片，每个处理器芯片包括多个处理器核，每个处理器芯片的至少部分处理器核参与同一所述缓存一致性区域；其中，每个处理器芯片还包括与处理器核一一对应的多个第一缓存，所述第一缓存被配置为存储其对应的处理器核的私有数据，以及存储其对应的处理器核的第一属性；所述片上多核处理器架构还包括与缓存一致性区域一一对应的第二缓存，所述第二缓存被配置为存储其对应的缓存一致性区域中多个处理器核的共享数据，以及存储所述第二缓存的第二属性；所述方法包括：

17、根据所述第一属性确定所述处理器核所在的缓存一致性区域，并基于所述第二属性确定所述缓存一致性区域所对应的第二缓存；

18、对所述第二缓存进行处理，以使第二缓存中的所述共享数据与所述第二缓存所在的缓存一致性区域中的处理器核的所述私有数据保持一致。

19、在一些实施例中，所述对所述第二缓存进行处理，具体包括：对所述处理器核对应的所述第二缓存进行读操作。

20、在一些实施例中，所述对所述第二缓存进行处理，具体包括：将所述处理器核对应的所述第二缓存中的无效缓存区域，更新为与所述处理器核对应的第一缓存中且与所述无效缓存区域对应位置的值。

21、在一些实施例中，所述对所述第二缓存进行处理，具体包括：清除所述处理器核对应的第一缓存。

22、第三方面，本公开实施例还提供一种服务器系统，其包括如上第一方面中任一所述的片上多核处理器。

23、在一些实施例中，该服务器系统还包括虚拟机，且一个虚拟机与所述片上多核处理器架构中的一个缓存一致性区域对应。

24、本公开实施例提供的片上多核处理器架构，通过第一缓存中保存的与处理器核相关的第一属性，以及第二缓存中保存的与第二缓存相关的第二属性，能够实现以处理器核为单位的缓存一致性操作，进而可以根据实际需要对处理器芯片中的至少部分处理器核进行同一缓存一致性操作，无需对处理器芯片中的所有处理器核进行同一缓存一致性操作，减小了缓存一致性操作的复杂性，降低了成本。同时，还可以实现处理器芯片的资源精细化分配。

技术特征：

1.一种片上多核处理器架构，其包括至少一个处理器芯片，每个处理器芯片包括多个处理器核，且每个处理器芯片的至少部分处理器核位于同一缓存一致性区域内；其中，

2.根据权利要求1所述的片上多核处理器架构，其中，所述第一属性包括所述第一缓存对应的处理器核的标识以及所述处理器核所在的缓存一致性区域标识；

3.根据权利要求1所述的片上多核处理器架构，其中，所述处理器核还包括确定单元和处理单元，

4.根据权利要求3所述的片上多核处理器架构，其中，所述处理单元，还被配置为将所述处理器核对应的所述第二缓存中的无效缓存区域，更新为与所述处理器核对应的第一缓存中，且与所述所述无效缓存区域对应位置的值。

5.根据权利要求3所述的片上多核处理器架构，其中，所述处理单元，还被配置为清除所述处理器核对应的第一缓存。

6.根据权利要求1-5任一项所述的片上多核处理器架构，其中，每个处理器芯片包括多个缓存一致性区域，且不同的缓存一致性区域包括该处理器芯片中不同的处理器核。

7.根据权利要求1-5任一项所述的片上多核处理器架构，其中，同一缓存一致性区域包括不同处理器芯片内的处理器核。

8.一种缓存一致性的方法，其应用于片上多核处理器架构，所述片上多核处理器架构包括至少一个处理器芯片，每个处理器芯片包括多个处理器核，每个处理器芯片的至少部分处理器核参与同一所述缓存一致性区域；其中，每个处理器芯片还包括与处理器核一一对应的多个第一缓存，所述第一缓存被配置为存储其对应的处理器核的私有数据，以及存储其对应的处理器核的第一属性；所述片上多核处理器架构还包括与缓存一致性区域一一对应的第二缓存，所述第二缓存被配置为存储其对应的缓存一致性区域中多个处理器核的共享数据，以及存储所述第二缓存的第二属性；所述方法包括：

9.根据权利要求8所述的方法，其中，所述对所述第二缓存进行处理，具体包括：对所述处理器核对应的所述第二缓存进行读操作。

10.根据权利要求8所述的方法，其中，所述对所述第二缓存进行处理，具体包括：将所述处理器核对应的所述第二缓存中的无效缓存区域，更新为与所述处理器核对应的第一缓存中且与所述无效缓存区域对应位置的值。

11.根据权利要求8所述的方法，其中，所述对所述第二缓存进行处理，具体包括：清除所述处理器核对应的第一缓存。

12.一种服务器系统，其包括如权利要求1-7任一所述的片上多核处理器。

13.根据权利要求12所述的服务器系统，其中，包括虚拟机，且一个虚拟机与所述片上多核处理器架构中的一个缓存一致性区域对应。

技术总结本公开提供一种片上多核处理器架构、缓存一致性方法以及服务器系统，属于芯片技术领域。本公开的片上多核处理器架构，包括处理器芯片和第二缓存。该处理器芯片包括多个处理器核，且处理器芯片的至少部分处理器核位于同一缓存一致性区域内。其中，每个处理器芯片还包括多个第一缓存，用于存储第一属性；第二缓存用于存储第二属性。处理器核用于根据第一属性确定处理器核所在的缓存一致性区域，并基于第二属性确定缓存一致性区域所对应的第二缓存，并对第二缓存进行处理，以使第二缓存中的共享数据与第二缓存所对应的处理器核的私有数据保持一致。本公开减小了缓存一致性操作的复杂性，还可以实现处理器芯片的资源精细化分配。技术研发人员：周宇虹受保护的技术使用者：武汉元石智算科技有限公司技术研发日：技术公布日：2024/8/1