一种具有屏蔽栅结构的超结MOS器件及制备方法

本发明属于涉及功率半导体技术，具体涉及一种具有屏蔽栅结构的超结mos器件及制备方法。

背景技术：

1、功率半导体器件是电力电子应用装备的基础和核心器件，主要用于电力电子设备的整流、稳压、开关、变频等功能，具有应用范围广、用量大等特点。其中各种垂直型双扩散金属氧化物半导体器件(vdmos)由于将电流路径为纵向，使得电流密度得到极大的提升，当前受到广泛应用。然而在传统超结器件中，功率器件的比导通电阻与击穿电压之间存在“硅极限”的关系，即ron,sp∝vb2.5，即随着击穿电压的增加，比导通电阻也会显著增加，这个关系是由硅材料的物理特性决定的。硅极限的存在限制了功率器件在高耐压应用中的性能，因为在提高耐压的同时会导致导通电阻增加。为了突破“硅极限”，超结器件应运而生。

2、超结器件通过在耐压层内部引入周期性的异型掺杂区域，实现了比传统功率器件更高的耐压性能和更低的导通电阻。这种结构的引入突破了传统功率器件比导通电阻和耐压之间的ron,sp∝vb2.5的“硅极限”关系，使之降低到ron,sp∝vb1.32，甚至ron,sp∝vb1.03。理想状态下，超结器件中交叉排布的p型和n型掺杂区域在反向耐压时相互耗尽，在器件内部形成了电荷平衡，使原有器件中电场的三角分布转换为了更均匀的矩形电场，减小了局部电场峰值。在相同耐压下，超结器件可以使用更高的掺杂，使得器件的比导通电阻下降。而超结mosfet在功率电子领域中被广泛应用，特别是在需要高效率、高功率密度和快速开关速度的应用中，如电动汽车、工业电机驱动、开关电源和电力传输等。市面上的超结mos器件栅电荷较大，影响开关速度、增大开关损耗，制约了系统整体性能的提升。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有屏蔽栅结构的超结mos器件。

2、为实现上述发明目的，本发明技术方案如下：

3、一种具有屏蔽栅结构的超结mos器件，包括n型衬底1、n型外延层2、p型柱3、屏蔽栅沟槽、平面控制栅、体区8、源区9、欧姆接触区11、顶层金属12、底层金属13；

4、其中，所述n型外延层2位于n型衬底1的上表面；所述屏蔽栅沟槽、平面控制栅分别位于n型外延层2的右上表面和左上表面；

5、所诉p型柱3位于屏蔽栅沟槽的下方，且和屏蔽栅沟槽相互接触、上下相连；所述屏蔽栅沟槽填充屏蔽栅绝缘介质4，内部有屏蔽栅多晶硅5；

6、所述平面控制栅填充控制栅绝缘介质6，平面控制栅上方与控制栅多晶硅7相接触，右下面与n型外延层2相接触；所述体区8位于平面控制栅下方，左上表面有p型掺杂的欧姆接触区11、n型掺杂的源区9；所述欧姆接触区11在n型掺杂的源区9的左侧，源区9与平面控制栅绝缘介质6侧面接触所述n型掺杂的源区9、多晶硅栅5和欧姆接触区11通过顶层金属12直接接触相连，器件表面的n型外延层2和屏蔽栅绝缘介质4通过表面绝缘介质层10与顶层金属12相隔离；所述底层金属13在器件的下表面。

7、作为优选方式，所述顶层金属12和底层金属13的材料选自铝、铝铜合金、和铜。

8、作为优选方式，所述屏蔽栅绝缘介质4、表面绝缘介质层10和控制栅绝缘介质6的材料是二氧化硅。

9、作为优选方式，所有的n型区均与所有的p型区对换，对换后成为一种相反导电类型的器件。

10、作为优选方式，整个器件的材料是体硅、或碳化硅、或砷化镓或锗硅。

11、本发明还提供一种具有屏蔽栅结构的超结mos器件的制备方法，包括如下步骤：

12、(1)、单晶硅准备及外延生长：选用重掺杂的n型衬底1，晶向为<100>；在n型衬底1上生长一定厚度和掺杂浓度的n型外延层2；

13、(2)、刻蚀沟槽并填充p型硅：通过刻蚀硅形成容纳p型柱3的沟槽，采取淀积形成硅的p型柱3；

14、(3)、刻蚀沟槽并形成屏蔽栅绝缘介质：通过刻蚀硅形成容纳屏蔽栅绝缘介质4、屏蔽栅多晶硅5的屏蔽栅沟槽，采取淀积或者热生长的方式，在屏蔽栅沟槽内形成屏蔽栅绝缘介质3；

15、(4)、淀积屏蔽栅多晶硅5，随后使用化学机械抛光，保证p型多晶硅表面与器件表面持平；

16、(5)、热生长形成控制栅绝缘介质6，在控制栅绝缘介质6上淀积多晶硅，并进行刻蚀，形成控制栅多晶硅7；

17、(6)、注入p型杂质形成体区8；

18、(7)、注入n型杂质形成源区9；

19、(8)、在器件表面淀积表面绝缘介质层10作为隔离；

20、(9)、在需要形成接触的位置，即屏蔽栅多晶硅5和欧姆接触区11的表面，通过光刻暴露出表面，刻蚀对应位置的绝缘介质层，并且在欧姆接触孔注入p型杂质，形成欧姆接触区11；

21、(10)、在器件表面淀积顶层金属12作为源极接触，在器件底部淀积底层金属13作为漏极接触。

22、下面从两个方面说明本发明的工作原理：

23、(1)器件的正向导通

24、本发明所提供的一种具有屏蔽栅结构的超结mos器件，其正向导通时电极的连接方式为：控制栅多晶硅7作为控制栅接栅电位，顶层金属12接零电位，底层金属13接漏极高电位。当栅电位增加至大于阈值电压时，在体区8靠近控制栅绝缘介质6的一侧形成反型层沟道，在底层金属13高电位作用下，形成一条从源区9经由反型层、n型外延层2、n型衬底1到达底层金属13的电流通路，产生正向电流、器件正向导通。

25、(2)器件的反向阻断

26、本发明所提供的一种具有屏蔽栅结构的超结mos器件，其反向阻断时电极的连接方式为：控制栅多晶硅7接零电位，顶层金属12接零电位，底层金属13接漏极高电位。由于底层金属13接高电位，体区8和n型外延层2形成反向偏置的pn结，由该pn结承担反向耐压；同时屏蔽栅多晶硅5接零电位使得n型外延层2靠近屏蔽栅绝缘介质4的一层产生耗尽层；此外，p型柱3与靠近p型柱3的n型外延层2相互耗尽，形成了电荷平衡。

27、本发明的有益效果为：相比于传统vdmos，本发明所提供的超结mos结构具有超结结构，当器件处于反向阻断状态时，p型柱3与靠近p型柱3的n型外延层2相互耗尽，形成了电荷平衡，使电场分布更均匀、其形状更加接近于矩形，进一步优化纵向电场的分布、优化导通电阻与击穿电压之间的关系。同时，p型柱3上方的屏蔽栅，也起到场板作用，使得电场分布得以优化。此外，在漏极电压大于0时，既器件有一定反向耐压时，沟道处耗尽区域的电荷不但会和控制栅耦合，还会和相邻的屏蔽栅耦合，和屏蔽栅耦合的这一部分电荷在常规平面栅结构中会被计算在栅漏电荷qgd中，因此该结构的密勒电容小于常规vdmos器件。

技术特征：

1.一种具有屏蔽栅结构的超结mos器件，其特征在于：包括n型衬底(1)、n型外延层(2)、p型柱(3)、屏蔽栅沟槽、平面控制栅、体区(8)、源区(9)、欧姆接触区(11)、顶层金属(12)、底层金属(13)；

2.根据权利要求1所述的一种具有屏蔽栅结构的超结mos器件，其特征在于：所述顶层金属(12)和底层金属(13)的材料选自铝、铝铜合金、和铜。

3.根据权利要求1所述的一种具有屏蔽栅结构的超结mos器件，其特征在于：所述屏蔽栅绝缘介质(4)、表面绝缘介质层(10)和控制栅绝缘介质(6)的材料是二氧化硅。

4.根据权利要求1所述的一种具有屏蔽栅结构的超结mos器件，其特征在于：所有的n型区均与所有的p型区对换，对换后成为一种相反导电类型的器件。

5.权利要求1至4任意一项所述的一种具有屏蔽栅结构的超结mos器件的制备方法，其特征在于：包括如下步骤：

技术总结本发明提供一种具有屏蔽栅结构的超结MOS器件及制备方法，包括N+衬底、N‑漂移区、底层金属、顶层金属、P型柱、屏蔽栅沟槽、平面控制栅、N+源区、欧姆接触区、P型体区；本发明提供的具有屏蔽栅结构的超结MOS器件，优化了VDMOS器件整体电场，将原有的一维耗尽调整为二维耗尽，优化导通电阻与击穿电压之间的关系。同时，由于屏蔽栅的电荷耦合作用的存在，使得控制栅输入电荷减小、密勒电容减小。技术研发人员：李泽宏,李岫芸,郭心如,王彤阳,叶俊,肖璇,桑雨果,刘华瑞,任敏,王亚豪,陈财受保护的技术使用者：电子科技大学重庆微电子产业技术研究院技术研发日：技术公布日：2024/9/9