一种半导体结构的制备方法及半导体器件的制备方法与流程

本发明涉及半导体器件制备工艺领域，特别涉及一种半导体结构的制备方法及半导体器件的制备方法。

背景技术：

1、随着dram等器件尺寸的不断微缩，器件的寄生电容急剧上升，会明显降低电路的工作速度。因此，需要使用介电常数较低的材料作为间隔物来降低寄生电容，而空气则被认为是最为理想的低k材料。目前，通常在单元区域的栅极中采用空气侧墙来降低寄生电容，外围区域的栅极通过减薄多晶硅厚度来降低寄生电容。然而随着器件的不断微所，外围区域多晶硅栅极的厚度已接近极限，遇到了瓶颈。

2、为了解决以上问题，提出本发明。

技术实现思路

1、本发明的主要目的在于提供一种半导体结构的制备方法及半导体器件的制备方法，解决了存储器等器件寄生电容高的问题。

2、为了实现以上目的，本发明提供了以下技术方案。

3、本发明的第一方面提供一种半导体结构的制备方法，其包括：

4、在衬底上形成多个栅极，所述栅极包括由下至上堆叠的多晶硅层和保护层；

5、在栅极表面形成氮化硅膜，形成第一侧墙；

6、填充旋涂硬掩膜，覆盖所述多个栅极；

7、回刻所述旋涂硬掩膜，直至所述栅极外露至少部分高度；

8、在所述第一侧墙的侧壁形成第二侧墙；

9、再次回刻所述旋涂硬掩膜，直至第二侧墙与剩余的旋涂硬掩膜在垂直方向上齐平；

10、形成第三侧墙，覆盖所述第二侧墙和所述剩余的旋涂硬掩膜；

11、刻蚀去除所述剩余的旋涂硬掩膜，形成空气间隙；

12、形成第四侧墙，包围所述空气间隙。

13、由此，本发明通过栅极的侧壁形成多层侧墙，作为支撑，结合多晶硅上方保护层的支撑，可以在栅极多晶硅的侧壁形成结构稳定的空气间隙，不容易出现塌陷等问题，从而大大降低了该栅极的寄生电容，为dram器件的微缩化提供了有利基础。

14、在此基础上，还可以进行以下改进。

15、进一步地，所述第二侧墙与所述旋涂硬掩膜的刻蚀选择比高。

16、进一步地，所述第二侧墙包括氧化硅。

17、进一步地，所述第三侧墙包括氮化硅。

18、进一步地，所述第四侧墙包括氮化硅。

19、进一步地，所述至少部分高度指：回刻的终点高于所述多晶硅层的高度。

20、进一步地，所述保护层包括氧化硅和氮化硅。

21、进一步地，所述旋涂硬掩膜采用碳或锗硅中的至少一种。

22、本发明的第二方面提供了一种半导体器件的制备方法，其采用第一方面的制备方法制备半导体器件中外围区域的电容。

23、进一步地，所述半导体器件包括存储器、探测器、集成电路芯片中的至少一种。

24、综上，与现有技术相比，本发明达到了以下技术效果：通过栅极的侧壁形成多层侧墙，作为支撑，结合多晶硅上方保护层的支撑，可以在栅极多晶硅的侧壁形成结构稳定的空气间隙，不容易出现塌陷等问题，从而大大降低了该栅极的寄生电容，为dram器件的微缩化提供了有利基础。此外，该方法所有步骤都是半导体工艺中常见的手段，操作简单，工艺难度低。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的制备方法，其特征在于，所述第二侧墙与所述旋涂硬掩膜的刻蚀选择比高。

3.根据权利要求2所述的制备方法，其特征在于，所述第二侧墙包括氧化硅。

4.根据权利要求1-3任一项所述的制备方法，其特征在于，所述第三侧墙包括氮化硅。

5.根据权利要求1所述的制备方法，其特征在于，所述第四侧墙包括氮化硅。

6.根据权利要求1所述的制备方法，其特征在于，所述至少部分高度指：回刻的终点高于所述多晶硅层的高度。

7.根据权利要求1所述的制备方法，其特征在于，所述保护层包括氧化硅和氮化硅。

8.根据权利要求1所述的制备方法，其特征在于，所述旋涂硬掩膜采用碳或锗硅中的至少一种。

9.一种半导体器件的制备方法，其特征在于，采用权利要求1-8任一项所述的制备方法制备所述半导体器件中外围区域的电容。

10.根据权利要求9所述的制备方法，其特征在于，所述半导体器件包括存储器、探测器、集成电路芯片中的至少一种。

技术总结本发明涉及一种半导体结构的制备方法及半导体器件的制备方法，解决了存储器等器件寄生电容高的问题。一种半导体结构的制备方法，其包括：在衬底上形成多个栅极，栅极包括由下至上堆叠的多晶硅层和保护层；在栅极表面形成氮化硅膜，形成第一侧墙；填充旋涂硬掩膜，覆盖多个栅极；回刻旋涂硬掩膜，直至栅极外露至少部分高度；在第一侧墙的侧壁形成第二侧墙；再次回刻旋涂硬掩膜，直至第二侧墙与剩余的旋涂硬掩膜在垂直方向上齐平；形成第三侧墙，覆盖第二侧墙和剩余的旋涂硬掩膜；刻蚀去除剩余的旋涂硬掩膜，形成空气间隙；形成第四侧墙，包围空气间隙。技术研发人员：姜东勋受保护的技术使用者：成都高真科技有限公司技术研发日：技术公布日：2024/9/9