LLC谐振变换器同步整流控制装置的制作方法

本发明涉及电源控制，具体涉及一种llc谐振变换器同步整流控制装置。

背景技术：

1、随着5g大规模的建设，对ac-dc开关电源的高效率提出更高的要求，llc变换器由于能够实现零电压开关(zvs)或零电流开关(zcs)，具备高效率高功率密度的特点，越来越多的在开关电源上使用。由于目前基站开关电源大部分是48v等级，属于低压大电流的场合。llc变换器使用同步整流技术能够大大减小整流管的损耗，因此打开输出同步整流开关对llc变换器效率的提升尤为重要。

2、llc同步整流驱动相对于其他拓扑要复杂的多，它的同步整流的驱动不仅与原边驱动有关，而且与谐振电流有关。同步整流最重要的就是它的驱动时序，其主要思想就是在体二极管导通的情况下, 控制开关管同步导通, 降低二次侧开关管导通电阻rd, 提高转换效率。当llc谐振变换器工作在变压器副边电流连续或者临界连续的状态时，原边llc谐振变化器驱动信号与副边电流同步，符合同步整流驱动的要求；然而当llc谐振变换器工作在变压器副边电流断续的状态时即变换器的开关频率小于谐振频率，副边电流一旦下降到零。由于原边mos管驱动信号依然存在，导致副边sr依然导通，因此在电流断续的这段时间，如果不能及时关闭同步整流sr的驱动，能量将从副边回流到原边，最终导致变换器损耗增加，增益下降。

3、目前，一些方案中根据同步整流sr漏源极电压对驱动信号进行判断，当同步整流管漏源极电压低于导通阈值，说明此时体二极管有电流流过，检测芯片输出驱动信号使其导通。关断时，通过判断漏源极电压的大小，控制同步整流管关断。但电路中又存在寄生参数的影响，导致检测sr漏源极电压有偏差，因此可能会发生sr误关断的情况，影响同步整流的效果。还有一些方案采用电流检测控制方式，即通过检测副边二极管输出负载电流来提供同步整流的驱动信号，但二极管电流在接近零的时刻信号值偏小，容易给出同步整流mos管频繁开关或错误的驱动信号。总之上述方案的llc谐振变换器的功率转换效率低。

技术实现思路

1、有鉴于此，本发明提供一种llc谐振变换器同步整流控制装置，包括：

2、处理器，根据llc谐振变换器的输出电压信号uo和输出电流信号io计算llc谐振变换器的输出功率pout，根据输出功率pout输出副边同步整流mos管控制信号sr_pwm和比较器启动信号dsp_start_pwm；

3、比较单元，用于判断副边同步整流mos管输出电流的方向，在所述比较器启动信号dsp_start_pwm触发下，根据副边同步整流mos管输出电流的方向输出电流比较触发信号ien，其中，当副边同步整流mos管输出电流为正向电流时，所述电流比较触发信号ien为高电平状态，当副边同步整流mos管输出电流为逆向电流时，所述电流比较触发信号ien为低电平状态，llc谐振变换器包括llc谐振变换器原边和副边同步整流网络，所述副边同步整流网络包括副边同步整流mos管，所述正向电流表示电流从llc谐振变换器原边流向副边同步整流网络，所述逆向电流表示电流从副边同步整流网络流向llc谐振变换器原边；

4、反相器，用于将副边同步整流mos管的漏源极电压信号uds进行取反运算，输出信号；

5、第一逻辑与单元，用于接收所述电流比较触发信号ien和所述信号，进行信号电平状态逻辑与运算，输出信号uen，其中，当所述电流比较触发信号ien和所述信号都为高电平状态时，所述信号uen为高电平状态，当所述电流比较触发信号ien和所述信号任何一个为低电平状态时，所述信号uen为低电平状态；

6、第二逻辑与单元，用于接收所述信号uen和所述副边同步整流mos管控制信号sr_pwm，其中，当所述信号uen为高电平状态时，则将所述信号uen和所述副边同步整流mos管控制信号sr_pwm进行信号电平状态逻辑与运算，并输出控制信号sr_col_pwm给副边同步整流mos管，以驱动开启副边同步整流网络，当所述信号uen为低电平状态时，则关断接收所述副边同步整流mos管控制信号sr_pwm，不再输出控制信号sr_col_pwm；

7、在所述第二逻辑与单元驱动开启副边同步整流mos管后，所述比较单元检测副边同步整流mos管的输出电流，当所述副边同步整流mos管的输出电流变为0后，所述第二逻辑门电路单元输出端关断所述控制信号sr_col_pwm，以关断副边同步整流网络。

8、可选地，所述第二逻辑与单元驱动开启副边同步整流网络后，还包括：

9、当所述第二逻辑与单元关断接收所述副边同步整流mos管控制信号sr_pwm时，所述第二逻辑与单元输出端关断输出所述控制信号sr_col_pwm给副边同步整流mos管，以关断副边同步整流网络。

10、可选地，所述处理器包括ad采样单元，用于对所述llc谐振变换器的输出电压信号uo和输出电流信号io进行滤波。

11、可选地，所述处理器根据输出功率pout输出副边同步整流mos管控制信号sr_pwm和比较器启动信号dsp_start_pwm，包括：

12、所述处理器将所述输出功率pout与最高功率限值pup、最低功率限值pdown进行比较，其中，pup＞pdown，且最高功率限值pup与最低功率限值pdown的差值大于预设差值；

13、若pout＜pdown，则所述处理器关断副边同步整流mos管控制信号sr_pwm输出；

14、若pout＞pup，则所述处理器判断llc谐振变换器的开关频率fs和谐振频率fr的大小；

15、若fs≥fr，则所述处理器输出调低llc谐振变换器的母线电压的信号，以使fs＜fr；

16、若fs＜fr，则所述处理器从最小占空比缓慢展开输出副边同步整流mos管控制信号sr_pwm，直至达到最大占空比，副边同步整流mos管控制信号sr_pwm与原边的mos管控制信号相比，具有同时开启和比原边的mos管提前一段时间关断的时序逻辑特点，处理器根据副边同步整流mos管控制信号sr_pwm的时序逻辑输出比较器启动信号dsp_start_pwm，比较器启动信号dsp_start_pwm的有效电平用于开启第二比较器输出，解除第二比较器输出由高电平到低电平翻转后产生的阈值电压。

17、可选地，所述比较单元包括：第二比较器，所述第二比较器包括正极输入端、负极输入端、第二比较器输出端，所述正极输入端用于接收第一差分电路上的所述比较器启动信号dsp_start_pwm和副边同步整流mos管的电流信号gnd，所述正极输入端接收到所述比较器启动信号dsp_start_pwm后，确保第二比较器在原边mos管开启时同时开启；

18、所述负极输入端用于接收第二差分电路上的副边同步整流mos管的电流信号gnd1和第二比较器输出反馈信号，该反馈信号在第二比较器输出由高电平到低电平发生跳变后，会产生一个用于锁存第二比较器输出的阈值电压；

19、所述第二比较器在所述比较器启动信号dsp_start_pwm触发下，取消负极输入端用于锁存第二比较器输出的阈值电压影响，使第二比较器根据正极输入端输入的电流信号gnd及负极输入端输入的电流信号gnd1的电流大小在第二比较器输出端输出电流比较触发信号ien。

20、可选地，所述第一差分电路包括：第六反相器、第八电阻、第二二极管、第二电阻，所述比较器启动信号dsp_start_pwm经第六反相器、第八电阻、第二二极管并与经过第二电阻的所述电流信号gnd汇合共同输入第二比较器的正极输入端。

21、可选地，所述第二差分电路包括：第四电阻、第一二极管、第七电阻、第七反相器，所述电流信号gnd1经过第四电阻并与经过第七反相器、第七电阻、第一二极管的低电平电流比较触发信号ien汇合共同输入第二比较器的正极输入端。

22、可选地，所述第七电阻的电阻大于所述第八电阻的电阻。

23、可选地，所述第一差分电路和所述第二差分电路间连接有电容，所述电容用于维持第一差分电路和所述第二差分电路的电压差，以保证副边同步整流mos管的控制信号sr_col_pwm在发出一段时间内为有效状态。

24、可选地，所述第一差分电路还包括上拉第一电阻，所述第二差分电路还包括上拉第五电阻，其中，所述上拉第一电阻和所述上拉第五电阻的电阻相同，用于平衡第一差分电路和第二差分电路的电压。

25、本发明通过采集计算得出llc谐振变换器的输出负载功率pout，然后根据功率pout确定是否打开或关闭副边同步整流mos管控制信号sr_pwm。检测获得副边同步整流mos管的漏源极电压信号uds，经逻辑取反后与判断副边同步整流mos管输出电流方向的比较单元输出电流比较触发信号ien逻辑与运算后，再和dsp处理器发出的副边同步整流mos管控制信号sr_pwm进行逻辑与运算，最后得到精准的同步整流的驱动控制信号sr_col_pwm。比较单元中带有低电平输出锁存功能，每个llc开关周期开始时刻由dsp处理器发脉冲启动（比较器启动信号dsp_start_pwm），避免了检测副边输出电流接近零时因信号偏小造成比较单元反复翻转问题，同时该电路在副边电流出现反灌时，能及时封锁住同步整流的控制信号sr_pwm，降低llc谐振变换器损耗。通过dsp软件的发波逻辑及与硬件检测相互结合，能产生精确可靠的同步整流的控制信号sr_col_pwm，能精准控制同步整流mos管的开通和关闭，提高了llc谐振变换器的功率转换效率和系统性能。