一种半导体器件的制作方法

本申请涉及半导体，具体涉及一种半导体器件。

背景技术：

1、在早期，集成电路的封装方式主要是单芯片封装(scp)，即将单个芯片封装在一个封装中。然而，随着电子设备的功能需求不断增加，单芯片封装无法满足多个不同功能模块的集成需求。为了解决这个问题，多芯片封装(mcp)技术应运而生，其是指将多个具有不同功能的芯片组件集成在一个封装中，使得器件具有更高的集成度和更小的封装尺寸。

2、但目前的半导体器件的空间有限，导致集成不同功能的芯片的数量有限，进而影响半导体器件的性能。

技术实现思路

1、鉴于此，本申请提供一种半导体器件，以提高半导体器件的空间利用率。

2、本申请提供一种半导体器件，包括封装框架、芯片以及塑封体，所述封装框架具有基岛以及设置于所述基岛周围的引脚部，所述芯片设置于所述基岛上，所述塑封体覆盖所述芯片以及所述封装框架，所述引脚部位于所述基岛与所述塑封体的边缘之间，在第一方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于500μm。

3、在一些实施例中，在所述第一方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于0.8μm，且大于或等于50μm。

4、在一些实施例中，第二方向与所述第一方向垂直，在所述第二方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于500μm。

5、在一些实施例中，第二方向与所述第一方向垂直，在所述第二方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于300μm，且小于或等于100μm。

6、在一些实施例中，所述基岛中设置有至少5个所述芯片，自所述芯片朝向所述封装框架的方向上，每两相邻的所述芯片的正投影之间间隔设置。

7、在一些实施例中，所述封装框架还包括打地线区，所述打地线区设置于所述基岛中，且所述打地线区位于所述引脚部与所述芯片之间。

8、在一些实施例中，所述打地线区围绕所述芯片设置。

9、在一些实施例中，在所述第一方向上，所述基岛与所述塑封体的边缘之间的距离为等间距距离。

10、在一些实施例中，在所述第二方向上，所述基岛与所述塑封体的边缘之间的距离为等间距距离。

11、在一些实施例中，所述引脚部包括多个间隔设置的管脚。

12、本申请提供一种半导体器件，包括封装框架、芯片以及塑封体，封装框架具有基岛以及设置于基岛周围的引脚部，芯片设置于基岛上，塑封体覆盖芯片以及封装框架，引脚部位于基岛与塑封体的边缘之间，在第一方向上，基岛与塑封体的边缘之间的距离至少小于或等于1.32mm。在通过将基岛与塑封体的边缘之间的距离设置为至少小于或等于1.32mm，通过缩减基岛到塑封体的边缘之间距离以增大基岛的面积，充分利用封装框架的面积，以使得基岛中可以放置多个芯片，提高了半导体器件的空间利用率，降低了半导体器件的生产成本。

技术特征：

1.一种半导体器件，其特征在于，包括封装框架、芯片以及塑封体，所述封装框架具有基岛以及设置于所述基岛周围的引脚部，所述芯片设置于所述基岛上，所述塑封体覆盖所述芯片以及所述封装框架，所述引脚部位于所述基岛与所述塑封体的边缘之间，在第一方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于500μm。

2.根据权利要求1所述的半导体器件，其特征在于，在所述第一方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于80μm，且大于或等于50μm。

3.根据权利要求1所述的半导体器件，其特征在于，第二方向与所述第一方向垂直，在所述第二方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于500μm。

4.根据权利要求1所述的半导体器件，其特征在于，第二方向与所述第一方向垂直，在所述第二方向上，所述基岛与所述塑封体的边缘之间的距离至少小于或等于300μm，且小于或等于100μm。

5.根据权利要求1所述的半导体器件，其特征在于，所述基岛中设置有至少5个所述芯片，自所述芯片朝向所述封装框架的方向上，每两相邻的所述芯片的正投影之间间隔设置。

6.根据权利要求1所述的半导体器件，其特征在于，所述封装框架还包括打地线区，所述打地线区设置于所述基岛中，且所述打地线区位于所述引脚部与所述芯片之间。

7.根据权利要求6所述的半导体器件，其特征在于，所述打地线区围绕所述芯片设置。

8.根据权利要求1所述的半导体器件，其特征在于，在所述第一方向上，所述基岛与所述塑封体的边缘之间的距离为等间距距离。

9.根据权利要求3所述的半导体器件，其特征在于，在所述第二方向上，所述基岛与所述塑封体的边缘之间的距离为等间距距离。

10.根据权利要求1所述的半导体器件，其特征在于，所述引脚部包括多个间隔设置的管脚。

技术总结本申请提供一种半导体器件，包括封装框架、芯片以及塑封体，封装框架具有基岛以及设置于基岛周围的引脚部，芯片设置于基岛上，塑封体覆盖芯片以及封装框架，引脚部位于基岛与塑封体的边缘之间，在第一方向上，基岛与塑封体的边缘之间的距离至少小于或等于500μm，以提高半导体器件的空间利用率。技术研发人员：李斌,黄致恺受保护的技术使用者：元能芯科技（深圳）有限公司技术研发日：20240126技术公布日：2024/9/19