一种带电流驱动能力的带隙基准电路

本技术涉及一种带电流驱动能力的带隙基准电路，属于带隙基准电路。

背景技术：

1、带隙基准源是芯片中的重要组成部分，其输出的基准电压被设计与电源电压、温度、工艺呈弱相关，可以为芯片中的各模块提供精准的参考电压。带隙基准的设计精度，将直接影响芯片中使用带隙基准作为参考电压的各模块(例如，低压差线性稳压器(ldo)、模数转换器(adc)、比较器(op)、斜坡跟随电路(slope)等)的工作精度。传统带隙基准一般存在电流驱动能力弱的问题，当芯片中很多子模块需要参考电压负载端剧烈波动时，传统带隙基准由于无电流驱动能力，会造成基准电压输出失真，严重影响芯片正常工作。

技术实现思路

1、针对上述现有技术存在的问题，本实用新型提供一种带电流驱动能力的带隙基准电路，从而解决上述技术问题。

2、为了实现上述目的，本实用新型采用的技术方案是：一种带电流驱动能力的带隙基准电路，其特征在于，包括启动电路、偏置电路、基准核心电路、运算放大器、电流驱动缓冲电路、基准电压产生电路以及开关管；

3、所述启动电路包括p1、p2、p3、p4、p5、p6、n1、n2、n3、n4、n5；所述p1的漏极和n1的漏极短接、p1的栅极和n1的栅极短接，p1、n1构成反相器；所述p2的漏极和p3的源极短接、p3的漏极和p4的源极短接、p4的漏极和p5的源极短接、p5的漏极和n2的漏极短接；p2、p3、p4、p5、n2的栅极短接；p2、p3、p4、p5、n2构成反相器；

4、所述偏置电路包括p7、p8、p9、p10、p11、p12、p13、p14、p15、p16、n6、n7、n9、n10、n11、n12、n13、r3；所述p7的漏极、p7的栅极、p9的栅极、p11的栅极、p13的栅极、p15的栅极短接，p7、p9、p11、p13构成电流镜电路；所述p8的漏极、p8的栅极、p10的栅极、p12的栅极、p14的栅极、p16的栅极短接，p8、p10、p12、p14构成电流镜电路；所述n9的漏极、n9的栅极、n7的栅极短接，构成电流镜电路；所述n6的栅极、n7的漏极、p8的漏极、p8的栅极短接；所述n10的漏极、n10的栅极、n12的栅极、n11的栅极短接；所述n10的源极、n11的漏极短接；n12的漏极、n13的栅极短接；

5、所述基准核心电路包括npn1、npn2、r1、r2、r4、r5；所述npn1的集电极和r1的负端短接；所述npn2的集电极和r2的负端短接；所述npn1的基极和npn2的基极短接；所述npn1的发射极和r4的正端短接；所述npn2的发射极和r4的负端、r5的正端短接；

6、所述运算放大器包括p19、p20、p21、p22、p23、p24、n16、n17、n18、n19、npn3、npn4；所述p19的漏极和p20的源极短接；所述p20的漏极、npn3的发射极、npn4的发射极短接；所述p21的栅极、p23的栅极、p22的漏极、n16的漏极短接；所述p22的栅极和p24的栅极短接；所述p21的漏极和p22的源极短接；所述p23的漏极和p24的源极短接；所述n16的栅极和n17的栅极短接；所述n18的栅极和n19的栅极短接；所述n16的源极、n18的漏极、npn3的集电极短接；所述n17的源极、n19的漏极、npn4的集电极短接；

7、所述电流驱动缓冲电路包括p25、p26、p27、n20、n21、n22、n26、r6；所述p25的漏级和p26的源极短接；所述n21的漏极、p27的漏极、p27的栅极、n26的栅极、p26的漏极和n20的漏级短接；所述n20的源级和r6的正端短接；所述n20的栅级和n21的栅极短接；所述n26的源极和n22的漏极短接；

8、所述基准电压产生电路包括r7、r8、r9、rtrim、n23、n24、n25；所述r7的负端和r8的正端短接；所述r8的负端和r9的正端短接；所述r9的负端和rtrim的正端短接；所述r7的正端、n23的栅级、n24的栅级、n25的栅级短接。

9、本实用新型的有益效果是：本电路相较于传统的带隙基准电路，具备电流驱动能力，节省版图面积，适用于更多的应用场景。

技术特征：

1.一种带电流驱动能力的带隙基准电路，其特征在于，包括启动电路、偏置电路、基准核心电路、运算放大器、电流驱动缓冲电路、基准电压产生电路以及开关管；

技术总结本技术公开一种带电流驱动能力的带隙基准电路，包括启动电路、偏置电路、基准核心电路、运算放大器、电流驱动缓冲电路、基准电压产生电路以及开关管。通过上述方式，由带隙基准中电流驱动缓冲电路（P<subgt;25</subgt;、P<subgt;26</subgt;、P<subgt;27</subgt;、N<subgt;20</subgt;、N<subgt;21</subgt;、N<subgt;22</subgt;、N<subgt;26</subgt;、R<subgt;6</subgt;等构成）提供电流驱动能力，其中，P<subgt;25</subgt;、P<subgt;26</subgt;、P<subgt;27</subgt;、N<subgt;20</subgt;、N<subgt;21</subgt;、R<subgt;6</subgt;支路构成以P<subgt;26</subgt;为输入管的PMOS型超级缓冲器；N<subgt;22</subgt;、N<subgt;26</subgt;支路构成以N<subgt;26</subgt;为输入管的缓冲器。两级缓冲器级联构成双缓冲器，增强了带隙基准的电流输出能力；其中，N<subgt;26</subgt;为主要的电流提供管，根据应用场景所需要的输出电流范围对N<subgt;26</subgt;的尺寸进行缩放。相较于传统的带隙基准电路，具备电流驱动能力，节省版图面积，适用于更多的应用场景。技术研发人员：杜彦航,郭兴龙,吴庆晴受保护的技术使用者：南通大学技术研发日：20240301技术公布日：2024/9/19