技术新讯 > 办公文教,装订,广告设备的制造及其产品制作工艺 > 扫描驱动电路及其驱动方法、显示装置与流程  >  正文

扫描驱动电路及其驱动方法、显示装置与流程

  • 国知局
  • 2024-11-18 18:27:38

本技术涉及显示,尤其涉及一种扫描驱动电路及其驱动方法、显示装置。

背景技术:

1、随着显示技术的不断更新,目前已出现支持分区多频显示的显示装置。如何控制显示装置进行分区多频显示成为亟待解决的问题。

技术实现思路

1、本技术提供一种扫描驱动电路及其驱动方法、显示装置,以解决相关技术存在的如何控制显示装置进行分区多频显示的问题。

2、本技术第一方面提供一种扫描驱动电路,包括:第一扫描模块,包括多级第一移位寄存器;第二扫描模块,包括多级第二移位寄存器;一个或多个逻辑运算模块,连接于对应的第一移位寄存器的输入端和第二移位寄存器的进位输出端之间;第一触发信号线和调频控制信号线,与逻辑运算模块电连接;逻辑运算模块用于根据第二移位寄存器的进位输出端的进位脉冲信号、第一触发信号线上的信号和调频控制信号线上的信号,控制第一移位寄存器输出的脉冲信号的频率;第二触发信号线,与第二扫描模块中的第一级第二移位寄存器的输入端电连接。

3、在一种实施方式中,第j级第一移位寄存器的输入端和第i级第二移位寄存器的进位输出端之间连接有逻辑运算模块;其中,j为大于或等于2的整数,i为大于或等于1的整数,在第一类型帧内,在第i级第二移位寄存器的进位输出端的进位脉冲信号、第一触发信号线上的有效电位脉冲信号、调频控制信号线上的有效电位脉冲信号均交叠的情况下,第j级第一移位寄存器输出脉冲信号,第j级第一移位寄存器之前的第一移位寄存器输出直流电位或无效电位。

4、可选的,第二触发信号线经对应的逻辑运算模块与第一扫描模块中的第一级第一移位寄存器的输入端电连接;

5、逻辑运算模块用于根据第二移位寄存器的进位输出端的进位脉冲信号、第一触发信号线上的信号、第二触发信号线上的信号和调频控制信号线上的信号,控制第一移位寄存器输出的脉冲信号的频率;

6、可选地,在第二类型帧内,在第二触发信号线上的有效电位脉冲信号、第一触发信号线上的有效电位脉冲信号、调频控制信号线上的有效电位脉冲信号均交叠的情况下,第1级第一移位寄存器输出脉冲信号。

7、可选的,j小于或等于n,n为第一扫描模块中的第一移位寄存器的个数,i小于或等于m,m为第二扫描模块中的第二移位寄存器的个数。

8、在一种实施方式中,扫描驱动电路还包括第一时钟信号线,与第一扫描模块中的第一移位寄存器电连接,在第一类型帧内,在第j级第一移位寄存器的输入端输入进位脉冲信号之前的至少部分时段,在向第一触发信号线输入第一触发信号线的有效电位脉冲信号之前的至少部分时段,和/或,在向调频控制信号线输入调频控制信号线的有效电位脉冲信号之前的至少部分时段,向第一时钟信号线输入直流电位或无效电位或不输入时钟脉冲信号;在第一类型帧内,在第j级第一移位寄存器的输入端输入进位脉冲信号时,和/或,在向第一触发信号线输入第一触发信号线的有效电位脉冲信号时,和/或,在向调频控制信号线输入调频控制信号线的有效电位脉冲信号时,向第一时钟信号线输入时钟脉冲信号。

9、可选的,在第一类型帧内,在第k级第一移位寄存器输出脉冲信号之后,向第一时钟信号线输入直流电位或无效电位或不输入时钟脉冲信号,以使第k+1级第一移位寄存器至最后一级第一移位寄存器中的部分或全部第一移位寄存器不输出脉冲信号;k为大于j的整数。

10、可选的,k小于或等于n。

11、可选的,在第一类型帧内,在第j级第一移位寄存器的输入端输入进位脉冲信号至第k级第一移位寄存器输出脉冲信号的期间内,向第一时钟信号线输入时钟脉冲信号。

12、可选的,在第二类型帧内,持续向第一时钟信号线输入时钟脉冲信号。

13、可选的,扫描驱动电路还包括第二时钟信号线,与第二扫描模块中的第二移位寄存器电连接;在第一类型帧内,在第k级第一移位寄存器输出脉冲信号之前的至少部分时段,向第二时钟信号线输入时钟脉冲信号;在第一类型帧内,在第k级第一移位寄存器输出脉冲信号之后的至少部分时段,向第二时钟信号线输入直流电位或无效电位或不输入时钟脉冲信号。

14、可选的,在第二类型帧内,持续向第二时钟信号线输入时钟脉冲信号。

15、可选的,扫描驱动电路还包括电连接的第三扫描模块和第三时钟信号线;在第一类型帧内,在第k级第一移位寄存器输出脉冲信号之前的至少部分时段,向第三时钟信号线输入时钟脉冲信号;在第一类型帧内,在第k级第一移位寄存器输出脉冲信号之后的至少部分时段,向第三时钟信号线输入直流电位或无效电位或不输入时钟脉冲信号;

16、可选的,在第二类型帧内,持续向第三时钟信号线输入时钟脉冲信号;

17、可选的,第三扫描模块为调频扫描模块。

18、在一种实施方式中,逻辑运算模块包括与非运算电路和或运算电路,与非运算电路的第一输入端与调频控制信号线电连接,与非运算电路的第二输入端与对应的第二移位寄存器电连接,与非运算电路的输出端与或运算电路的第一输入端电连接,或运算电路的第二输入端与第一触发信号线电连接,或运算电路的输出端与对应的第一移位寄存器的输入端电连接;

19、可选的,第二移位寄存器输出的进位脉冲信号为高电位脉冲信号,第一触发信号线上的有效电位脉冲信号为低电位脉冲信号,调频控制信号线上的有效电位脉冲信号为高电位脉冲信号,第一移位寄存器的输入端的有效电位脉冲信号为低电位脉冲信号,第二触发信号线上的有效电位脉冲信号为高电位脉冲信号。

20、在一种实施方式中,逻辑运算模块包括非运算电路、与非运算电路和或运算电路,调频控制信号线经非运算电路与与非运算电路的第一输入端电连接,与非运算电路的第二输入端与对应的第二移位寄存器电连接,与非运算电路的输出端与或运算电路的第一输入端电连接,或运算电路的第二输入端与第一触发信号线电连接,或运算电路的输出端与对应的第一移位寄存器的输入端电连接。

21、可选的,第二移位寄存器输出的进位脉冲信号为高电位脉冲信号,第一触发信号线上的有效电位脉冲信号为低电位脉冲信号,调频控制信号线上的有效电位脉冲信号为低电位脉冲信号,第一移位寄存器的输入端的有效电位脉冲信号为低电位脉冲信号,第二触发信号线上的有效电位脉冲信号为高电位脉冲信号。

22、可选的,多个逻辑运算模块共用同一非运算电路。

23、在一种实施方式中,第m+1级第一移位寄存器的输入端与第m级第二移位寄存器的进位输出端之间连接有逻辑运算模块,m为大于或等于1的整数;

24、或者,第一扫描模块包括多个第一移位寄存器组,第一移位寄存器组包括至少两个第一移位寄存器,第一移位寄存器组中的一个第一移位寄存器与对应的第二移位寄存器的进位输出端之间连接有逻辑运算模块。

25、可选的,第2m+1级第一移位寄存器的输入端与第m级第二移位寄存器的进位输出端之间连接有逻辑运算模块,m为大于或等于1的整数;和/或,第二移位寄存器的进位输出端复用为第二移位寄存器的输出端,相邻两级第二移位寄存器中,前一级第二移位寄存器的输出端与后一级第二移位寄存器的输入端电连接;和/或,相邻两级第二移位寄存器输出的脉冲信号不交叠;和/或,相邻两级第一移位寄存器中,前一级第一移位寄存器的输出端与后一级第一移位寄存器的输入端电连接。

26、在一种实施方式中,第二扫描模块为调频扫描模块。

27、可选的,第二扫描模块还包括多个选通单元,第二移位寄存器与对应的选通单元电连接;扫描驱动电路还包括选通信号线,与选通单元电连接,选通单元用于根据选通信号线上的信号,控制第二扫描模块的输出端输出的脉冲信号的频率。

28、可选的,在第一类型帧内,第1级第二移位寄存器至第i级第二移位寄存器在对应的选通单元作用下,不使第1级第二移位寄存器至第i级第二移位寄存器输出脉冲信号至第二扫描模块的输出端;第i+1级第二移位寄存器至第h级第二移位寄存器在对应的选通单元作用下,使第i+1级第二移位寄存器至第h级第二移位寄存器输出脉冲信号至第二扫描模块的输出端;h为大于i+1的整数,且小于或等于m;

29、可选的,第h级第二移位寄存器之后的第二移位寄存器在对应的选通单元作用下,不使第h级第二移位寄存器之后的第二移位寄存器输出脉冲信号至第二扫描模块的输出端;。

30、可选的,在第二类型帧内,第1级第二移位寄存器至最后一级第二移位寄存器在对应的选通单元作用下,使第1级第二移位寄存器至最后一级第二移位寄存器输出脉冲信号至第二扫描模块的输出端。

31、可选的,第二移位寄存器的输出端经对应的选通单元与第二扫描模块的对应的输出端电连接。

32、本技术第二方面提供一种显示装置,包括上述任一种实施方式的扫描驱动电路。

33、在一种实施方式中,显示装置还包括多个像素电路,第一扫描模块和第二扫描模块与像素电路中不同的晶体管电连接。

34、可选的,像素电路包括数据写入晶体管和阈值补偿晶体管,第一扫描模块与数据写入晶体管的栅极电连接,第二扫描模块与阈值补偿晶体管的栅极电连接。

35、可选的,数据写入晶体管和阈值补偿晶体管的沟道类型不同。

36、可选的,数据写入晶体管包括p型晶体管,阈值补偿晶体管包括n型晶体管。

37、可选的,每级第一移位寄存器与一行像素电路电连接,每级第二移位寄存器与至少两行像素电路电连接。

38、可选的,显示装置包括刷新频率不同的第一显示分区和第二显示分区,第1级第一移位寄存器至第j-1级第一移位寄存器与第一显示分区的像素电路电连接;第j级第一移位寄存器至第k级第一移位寄存器与第二显示分区的像素电路电连接。

39、可选的,第一显示分区的刷新频率小于第二显示分区的刷新频率。

40、可选的,显示装置包括第三显示分区,第二显示分区位于第一显示分区和第三显示分区之间;第k+1级第一移位寄存器与第三显示分区的像素电路电连接。

41、可选的,第k+1级第一移位寄存器至最后一级第一移位寄存器与第三显示分区的像素电路电连接。

42、可选的,第三显示分区的刷新频率小于第二显示分区的刷新频率。

43、可选的,第一显示分区的刷新频率等于第三显示分区的刷新频率。

44、可选的,显示装置包括驱动芯片,与第一触发信号线、调频控制信号线、第二触发信号线电连接。

45、可选的,像素电路还包括驱动晶体管,数据写入晶体管连接于数据线和驱动晶体管的第一极之间,阈值补偿晶体管连接于驱动晶体管的第二极和栅极之间。

46、可选的,像素电路还包括第一初始化晶体管,连接于第一初始化信号线和驱动晶体管的栅极之间,或者,连接于第一初始化信号线和驱动晶体管的第二极之间。

47、可选的,第一初始化晶体管的栅极与第三扫描模块电连接。

48、可选的,像素电路还包括第二初始化晶体管,连接于第二初始化信号线和发光元件的第一极之间。

49、可选的,像素电路还包括第三初始化晶体管,连接于第三初始化信号线和驱动晶体管的第一极之间,或者,连接于第三初始化信号线和驱动晶体管的第二极之间。

50、可选的,同一像素电路中的第二初始化晶体管的栅极和第三初始化晶体管的栅极连接同一扫描信号线。

51、可选的,像素电路还包括第一发光控制晶体管和/或第二发光控制晶体管,第一发光控制晶体管连接于第一电源线和驱动晶体管的第一极之间,第二发光控制晶体管连接于驱动晶体管的第二极和发光元件的第一极之间;发光元件的第二极与第二电源线电连接。

52、可选的,第一发光控制晶体管和/或第二发光控制晶体管的栅极连接发光控制信号线。

53、可选的,像素电路还包括存储电容,连接于驱动晶体管的栅极和第一电源线之间。

54、本技术第三方面一种应用于上述任一种实施方式的扫描驱动电路的驱动方法,第j级第一移位寄存器的输入端和第i级第二移位寄存器的进位输出端之间连接有逻辑运算模块;其中,j为大于或等于2的整数,i为大于或等于2的整数,该方法包括:在第一类型帧内,第i级第二移位寄存器的进位输出端的进位脉冲信号、第一触发信号线上的有效电位脉冲信号、调频控制信号线上的有效电位脉冲信号均交叠,第j级第一移位寄存器输出脉冲信号,第j级第一移位寄存器之前的第一移位寄存器输出直流电位或无效电位。

55、上述技术方案中的优点或有益效果至少包括:通过在第一扫描模块中对应的第一移位寄存器的输入端和第二扫描模块的第二移位寄存器的进位输出端之间设置逻辑运算模块,并将逻辑运算模块与第一触发信号线和调频控制信号线电连接,使得逻辑运算模块可以根据第二移位寄存器输出的进位脉冲信号、第一触发线上的信号和调频控制信号线上的信号,控制第一移位寄存器输出的脉冲信号的频率,有利于扫描驱动电路驱动显示装置的不同显示分区以不同刷新频率进行显示,实现分区多频显示。

本文地址:https://www.jishuxx.com/zhuanli/20241118/328817.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。