一种基于ATE设备的测试指令处理方法及ATE设备与流程

本发明涉及集成电路自动化测试设备领域，特别是涉及一种基于ate设备的测试指令处理方法及ate设备。

背景技术：

1、ate(automatic test equipment)，为一种集成电路(ic)自动测试机，用于检测集成电路功能和性能的完整性，为集成电路生产制造的最后流程，也是确保集成电路生产制造品质的重要设备。ate是一种由计算机控制系统和专用设备对集成电路进行自动化测试的设备。

2、目前现有技术中，通常将待测芯片放置在测试机上，测试程序运行在上位机上，上位机生成测试向量并发送测试向量至下位机，下位机产生测试信号并发送至待测芯片。测试机上的待测芯片接收到测试向量后对其作出应答；下位机采集、分析处理，再根据待测芯片的应答是否正常以判断芯片的好坏，并将分析处理的数据上传至上位机。

3、而测试向量由大量的二进制向量组成，根据待测芯片的性能要求，测试程序经常会发送大量的测试向量。随着soc(system on a chip，片上系统)集成度的增加，测试向量的数据量也随之增加，但是由于上位机和下位机的存储空间有限，为ate的存储带来了巨大的压力，也为向量数据传输带来极大挑战，从而延长测试时间，以及增加测试成本。

技术实现思路

1、本发明的目的在于提出一种基于ate设备的测试指令处理方法及ate设备，能够降低整个测试向量所占的存储空间，从而提高测试效率和缩短测试周期。

2、为解决上述技术问题，本发明提供一种基于ate设备的测试指令处理方法，具体包括如下：

3、上位机接收并识别测试向量中的测试指令与相应的数据集合；

4、所述上位机对所述测试指令进行压缩，获取对应的压缩数据；

5、所述上位机将所述压缩数据和所述数据集合传输至下位机，并存储至存储介质；以及

6、所述下位机根据所述压缩数据从所述存储介质中读取对应的数据集合，生成并发送测试信号至待测芯片。

7、进一步的，所述压缩数据包括：相邻且相同的多个测试指令被压缩成的单一压缩指令和所述单一压缩指令的周期数。

8、进一步的，所述上位机对所述测试指令进行压缩，获取对应的压缩数据，具体包括：所述上位机对测试指令进行压缩处理，识别并压缩相邻且相同的多个测试指令为单一压缩指令，并记录所述单一压缩指令重复的周期数。

9、进一步的，所述存储介质包括ddr。

10、进一步的，所述上位机将所述压缩数据和所述数据集合传输至下位机，并存储至存储介质，具体包括：所述上位机将所述压缩数据和所述数据集合传输至下位机，并存储至所述ddr不同的空间中。

11、进一步的，所述下位机根据所述压缩数据从所述存储介质中读取对应的数据集合，生成并发送测试信号至待测芯片，具体包括：所述下位机中的fpga读取压缩数据中的单一压缩指令和所述单一压缩指令的周期数，并根据所述周期数向所述ddr中读取对应的数据集合，以此生成并发送所述测试信号至待测芯片。

12、进一步的，所述fpga根据读取的所述单一压缩指令和所述周期数，动态调整生成所述测试信号的频率。

13、进一步的，所述测试向量包括多个测试用例，每个所述测试用例对应一组所述测试指令和所述数据集合。

14、此外，本发明还提出一种ate设备，用于实现如上述所述的基于ate设备的测试指令处理方法，包括：

15、上位机，用于接收测试向量并执行压缩算法以识别和压缩测试指令；

16、下位机，与所述上位机通信，用于接收压缩数据和数据集合，并存储至存储介质；以及

17、处理器，集成于所述下位机，用于从所述存储介质中读取所述压缩数据和所述数据集合，并生成测试信号。

18、进一步的，还包括设置在所述上位机或下位机上的用户界面，所述用户界面与所述处理器相连，用于监控测试进度和结果。

19、通过上述技术方案，本发明具有如下有益效果：

20、通过上位机接收并识别测试向量中的测试指令与相应的数据集合；上位机对测试指令进行压缩，获取对应的压缩数据；上位机将压缩数据和数据集合传输至下位机，并存储至存储介质；以及下位机根据压缩数据从存储介质中读取对应的数据集合，生成并发送测试信号至待测芯片，即可实现对测试指令的压缩。随着集成电路的不断发展，集成电路的集成规模和复杂度正在不断增加，这使得测试集成电路所需的测试向量(测试指令和数据的集合)不断增大。本方法通过对测试指令的压缩，能够有效地降低整个测试向量所占的存储空间，从而减少对存储设备容量的需求。还能够减少存储设备的购买和维护成本。由于测试指令被压缩，其加载到ate设备中的时间也会相应减少，不仅有助于提高测试效率，还能够缩短测试周期。另外，随着集成电路复杂度和集成规模的不断增长，测试复杂度也在不断增加。本方法通过对测试指令的压缩能够有效地应对这种增长，确保ate能够处理更大规模和更复杂的测试任务。

21、因此，本发明能够降低整个测试向量所占的存储空间，能够提高测试效率和缩短测试周期，还能够处理更大规模和更复杂的测试任务。

技术特征：

1.一种基于ate设备的测试指令处理方法，其特征在于，具体包括如下：

2.如权利要求1所述的基于ate设备的测试指令处理方法，其特征在于，所述压缩数据包括：相邻且相同的多个测试指令被压缩成的单一压缩指令和所述单一压缩指令的周期数。

3.如权利要求2所述的基于ate设备的测试指令处理方法，其特征在于，所述上位机对所述测试指令进行压缩，获取对应的压缩数据，具体包括：所述上位机对测试指令进行压缩处理，识别并压缩相邻且相同的多个测试指令为单一压缩指令，并记录所述单一压缩指令重复的周期数。

4.如权利要求1所述的基于ate设备的测试指令处理方法，其特征在于，所述存储介质包括ddr。

5.如权利要求4所述的基于ate设备的测试指令处理方法，其特征在于，所述上位机将所述压缩数据和所述数据集合传输至下位机，并存储至存储介质，具体包括：所述上位机将所述压缩数据和所述数据集合传输至下位机，并存储至所述ddr不同的空间中。

6.如权利要求5所述的基于ate设备的测试指令处理方法，其特征在于，所述下位机根据所述压缩数据从所述存储介质中读取对应的数据集合，生成并发送测试信号至待测芯片，具体包括：所述下位机中的fpga读取压缩数据中的单一压缩指令和所述单一压缩指令的周期数，并根据所述周期数向所述ddr中读取对应的数据集合，以此生成并发送所述测试信号至待测芯片。

7.如权利要求6所述的基于ate设备的测试指令处理方法，其特征在于，所述fpga根据读取的所述单一压缩指令和所述周期数，动态调整生成所述测试信号的频率。

8.如权利要求1所述的基于ate设备的测试指令处理方法，其特征在于，所述测试向量包括多个测试用例，每个所述测试用例对应一组所述测试指令和所述数据集合。

9.一种ate设备，用于实现如权利要求1-8中任一项所述的基于ate设备的测试指令处理方法，其特征在于，包括：

10.如权利要求9所述的ate设备，其特征在于，还包括设置在所述上位机或下位机上的用户界面，所述用户界面与所述处理器相连，用于监控测试进度和结果。

技术总结本发明揭示了一种基于ATE设备的测试指令处理方法及ATE设备，所述基于ATE设备的测试指令处理方法，具体包括如下：上位机接收并识别测试向量中的测试指令与相应的数据集合；上位机对测试指令进行压缩，获取对应的压缩数据；上位机将压缩数据和数据集合传输至下位机，并存储至存储介质；以及下位机根据压缩数据从存储介质中读取对应的数据集合，生成并发送测试信号至待测芯片。本发明能够降低整个测试向量所占的存储空间，能够提高测试效率和缩短测试周期，还能够处理更大规模和更复杂的测试任务。技术研发人员：叶小清,朱哲科,潘新宇受保护的技术使用者：上海御渡半导体科技有限公司技术研发日：技术公布日：2024/11/18