一种基于FPGA的波形发生电路及波形发生方法

本申请涉及波形生成，特别是涉及一种基于fpga的波形发生电路及波形发生方法。

背景技术：

1、打印头是打印机中的一个核心组件，负责将电子数据转化为物理形式的打印输出。在现有技术中，打印头波形的生成通常依赖于专用的硬件电路，缺乏灵活性和可编程性。此外，不同类型的打印头需要不同的波形生成电路，增加了开发和生产成本。随着打印技术的不断进步和多样化需求的增长，市场迫切需要一种能够灵活配置、高效输出多种波形模式的通用波形发生器。

技术实现思路

1、本申请的目的是提供一种基于fpga的波形发生电路及波形发生方法，能够通过灵活配置，实现不同类型打印头波形的生成。

2、为实现上述目的，本申请提供了如下方案：

3、第一方面，本申请提供了一种基于fpga的波形发生电路，包括：现场可编程门阵列和数模转换芯片；现场可编程门阵列中包括内存访问模块、选择模块、控制模块和波形生成模块。

4、内存访问模块，用于访问内存以获取自定义波形对应的配置信息和数据信息，并将配置信息和数据信息发送给选择模块、控制模块和波形生成模块。

5、选择模块，用于根据内存访问模块的读内存结束信号、配置信息和数据信息，生成选择信号，以选择控制模块生成的控制信号。

6、控制模块，用于根据选择模块的选择信号、配置信息和数据信息，生成控制信号，以控制波形生成模块的输出。

7、波形生成模块，用于根据控制模块的控制信号和数据信息，输出自定义波形数字信号。

8、数模转换芯片，用于根据自定义波形数字信号，输出自定义波形。

9、可选地，选择信号包括：选择模块时钟信号、选择模块锁存信号和选择模块数据信号；控制信号包括：控制模块时钟信号、控制模块锁存信号和控制模块数据信号。

10、可选地，配置信息包括：时钟脉冲个数、波形输出次数和等待时间；数据信息包括选择模块数据信号、控制模块数据信号、波形数组、电压数组和时间数组。

11、可选地，根据内存访问模块的读内存结束信号、配置信息和数据信息，生成选择信号，具体包括以下步骤：

12、以内存访问模块的读内存结束信号作为选择模块的启动信号。

13、通过选择模块，根据时钟脉冲个数、波形输出次数、等待时间和选择模块数据信号，生成选择信号。

14、可选地，根据选择模块的选择信号、配置信息和数据信息，生成控制信号，具体包括以下步骤：

15、以选择信号中的选择模块锁存信号的取反值，作为控制模块的启动信号。

16、通过控制模块，根据时钟脉冲个数、波形输出次数、等待时间和控制模块数据信号，生成控制信号。

17、可选地，根据控制模块的控制信号和数据信息，输出自定义波形数字信号，具体包括以下步骤：

18、以控制信号中的控制模块锁存信号的取反值，作为波形生成模块的启动信号。

19、通过波形生成模块，根据波形数组、电压数组和时间数组，输出自定义波形数字信号。

20、第二方面，本申请提供了一种基于fpga的波形发生方法，包括以下步骤：

21、通过内存访问模块访问内存以获取自定义波形对应的配置信息和数据信息，并将配置信息和数据信息发送给选择模块、控制模块和波形生成模块。

22、通过选择模块根据内存访问模块的读内存结束信号、配置信息和数据信息，生成选择信号，以选择控制模块生成的控制信号。

23、通过控制模块根据选择模块的选择信号、配置信息和数据信息，生成控制信号，以控制波形生成模块的输出。

24、通过波形生成模块根据控制模块的控制信号和数据信息，输出自定义波形数字信号。

25、通过数模转换芯片根据自定义波形数字信号，输出自定义波形。

26、可选地，配置信息包括：时钟脉冲个数、波形输出次数和等待时间；数据信息包括选择模块数据信号、控制模块数据信号、波形数组、电压数组和时间数组。

27、通过选择模块根据内存访问模块的读内存结束信号、配置信息和数据信息，生成选择信号，以选择控制模块生成的控制信号，具体包括以下步骤：

28、以内存访问模块的读内存结束信号作为选择模块的启动信号。

29、通过选择模块，根据时钟脉冲个数、波形输出次数、等待时间和选择模块数据信号，生成选择信号；选择信号包括：选择模块时钟信号、选择模块锁存信号和选择模块数据信号。

30、可选地，通过控制模块根据选择模块的选择信号、配置信息和数据信息，生成控制信号，以控制波形生成模块的输出，具体包括以下步骤：

31、以选择信号中的选择模块锁存信号的取反值，作为控制模块的启动信号。

32、通过控制模块，根据时钟脉冲个数、波形输出次数、等待时间和控制模块数据信号，生成控制信号；控制信号包括：控制模块时钟信号、控制模块锁存信号和控制模块数据信号。

33、可选地，通过波形生成模块根据控制模块的控制信号和数据信息，输出自定义波形数字信号，具体包括以下步骤：

34、以控制信号中的控制模块锁存信号的取反值，作为波形生成模块的启动信号。

35、通过波形生成模块，根据波形数组、电压数组和时间数组，输出自定义波形数字信号。

36、根据本申请提供的具体实施例，本申请公开了以下技术效果：

37、本申请提供了一种基于fpga的波形发生电路及波形发生方法，该波形发生电路中包括现场可编程门阵列和数模转换芯片；在现场可编程门阵列中，通过内存访问模块访问内存以获取自定义波形对应的配置信息和数据信息；通过选择模块根据内存访问模块的读内存结束信号、配置信息和数据信息，生成选择信号，以选择控制模块生成的控制信号，通过控制模块根据选择模块的选择信号、配置信息和数据信息，生成控制信号，以控制波形生成模块的输出，再通过波形生成模块根据控制模块的控制信号和数据信息，输出自定义波形数字信号，最后通过数模转换芯片根据自定义波形数字信号，输出自定义波形；本申请通过上述电路结构，使用fpga替代专用硬件电路，降低了生产和开发成本，还可以通过修改内存中的配置信息，实现不同类型打印头波形的生成；只需要通过编程更新fpga的程序即可适应新型打印头的波形需求，更新换代简单。

技术特征：

1.一种基于fpga的波形发生电路，其特征在于，包括：现场可编程门阵列和数模转换芯片；所述现场可编程门阵列中包括内存访问模块、选择模块、控制模块和波形生成模块；

2.根据权利要求1所述的基于fpga的波形发生电路，其特征在于，所述选择信号包括：选择模块时钟信号、选择模块锁存信号和选择模块数据信号；所述控制信号包括：控制模块时钟信号、控制模块锁存信号和控制模块数据信号。

3.根据权利要求2所述的基于fpga的波形发生电路，其特征在于，所述配置信息包括：时钟脉冲个数、波形输出次数和等待时间；所述数据信息包括选择模块数据信号、控制模块数据信号、波形数组、电压数组和时间数组。

4.根据权利要求3所述的基于fpga的波形发生电路，其特征在于，根据所述内存访问模块的读内存结束信号、所述配置信息和所述数据信息，生成选择信号，具体包括：

5.根据权利要求4所述的基于fpga的波形发生电路，其特征在于，根据所述选择模块的选择信号、所述配置信息和所述数据信息，生成控制信号，具体包括：

6.根据权利要求5所述的基于fpga的波形发生电路，其特征在于，根据所述控制模块的控制信号和所述数据信息，输出自定义波形数字信号，具体包括：

7.一种基于fpga的波形发生方法，其特征在于，包括：

8.根据权利要求7所述的基于fpga的波形发生方法，其特征在于，所述配置信息包括：时钟脉冲个数、波形输出次数和等待时间；所述数据信息包括选择模块数据信号、控制模块数据信号、波形数组、电压数组和时间数组；

9.根据权利要求8所述的基于fpga的波形发生方法，其特征在于，通过控制模块根据所述选择模块的选择信号、所述配置信息和所述数据信息，生成控制信号，以控制所述波形生成模块的输出，具体包括：

10.根据权利要求9所述的基于fpga的波形发生方法，其特征在于，通过波形生成模块根据所述控制模块的控制信号和所述数据信息，输出自定义波形数字信号，具体包括：

技术总结本申请公开了一种基于FPGA的波形发生电路及波形发生方法，涉及波形生成技术领域，该波形发生电路中包括现场可编程门阵列和数模转换芯片；在现场可编程门阵列中，通过内存访问模块访问内存以获取自定义波形对应的配置信息和数据信息；通过选择模块和控制模块依次根据配置信息和数据信息，生成选择信号和控制信号，以控制波形生成模块的输出，再通过波形生成模块根据数据信息输出自定义波形数字信号，最后通过数模转换芯片根据自定义波形数字信号，输出自定义波形；本申请使用FPGA替代专用硬件电路，降低了生产和开发成本，还可以通过修改内存中的配置信息，实现不同类型打印头波形的生成，更新换代简单。技术研发人员：罗秋明,雷焰明,吴坤忠,钟毅文,魏轩受保护的技术使用者：深圳大学技术研发日：技术公布日：2024/12/23