一种一体机存储模块的制作方法

本发明涉及计算机存储，具体为一种一体机存储模块。

背景技术：

1、存储器单元实际上是时序逻辑电路的一种。按存储器的使用类型可分为只读存储器（rom）和随机存储器（ram），本申请着重介绍的是随机存储器，

2、随机存取存储器也叫主存，是与cpu直接交换数据的内部存储器。它可以随时读写（刷新时除外），而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。ram工作时可以随时从任何一个指定的地址写入（存入）或读出（取出）信息。它与rom的最大区别是数据的易失性，即一旦断电所存储的数据将随之丢失。ram在计算机和数字系统中用来暂时存储程序、数据和中间结果。

3、存储模块中如何提高存储的读写速度是一个存储器的一个重要课题，本申请应用闪存，提供了一种新的应用于商务平台一体机中的高速存储模块。

技术实现思路

1、本发明提出了一体机存储模块，可以有效提高cpu对存储器的读写速度。

2、本发明的技术方案如下：

3、一体机存储模块，包括数字转换单元、主控单元和存储单元，所述数字转换单元的输入为外接模拟量的总线，用于接受外部发送的模拟信息量，所述数字转换单元通讯连接所述主控单元，所述主控单元用于将所述数字转换单元的信息进行处理和分析，所述主控单元通讯连接所述存储单元，所述存储单元用于信息的存储以及为所述主控单元提供提取。

4、作为本方案的进一步优化，所述存储单元的si引脚连接所述主控单元的第13io口，所述存储单元的sck引脚连接所述主控单元的第15io口，所述存储单元的hold引脚接高电位，所述存储单元的vdd引脚提供供电，所述存储单元的vss引脚接地，所述存储单元的so引脚经过电阻r1接地，所述存储单元的ce引脚连接芯片u6的1y引脚所述芯片u6的2y引脚连接所述主控单元的第22io口，所述存储单元的wp引脚连接低电位。

5、作为本方案的进一步优化，所述数字转换单元中db9引脚连接所述主控单元的第43io口，所述数字转换单元中db10引脚连接所述主控单元的in0/clk0引脚，所述数字转换单元中db11引脚连接所述主控单元的in1/clk1引脚，所述数字转换单元中avdd引脚连接3.3v电压源，所述数字转换单元中ref out引脚连接高阻态，所述数字转换单元中vin引脚外接模拟信号量，所述数字转换单元中convst引脚反向连接所述主控单元的第35io口，所述数字转换单元中busy引脚连接所述主控单元的in3/clk3引脚，所述数字转换单元中db0引脚连接所述主控单元的第33io口，所述数字转换单元中db1引脚连接所述主控单元的第43io口，所述数字转换单元中db2引脚连接所述主控单元的第30io口，所述数字转换单元中db3引脚连接所述主控单元的第28io口，所述数字转换单元中db4引脚连接所述主控单元的第7io口，所述数字转换单元中db5引脚连接所述主控单元的第8io口，所述数字转换单元中db6引脚连接所述主控单元的第63io口，所述数字转换单元中db7引脚连接所述主控单元的第53io口，所述数字转换单元中db8引脚连接所述主控单元的第42io口。

6、作为本方案的进一步优化，所述数字转换单元中agnd引脚连接电源地，所述数字转换单元中cs、rd和ps/fs引脚连接高电位，所述数字转换单元中dvdd引脚和vdeive引脚连接3.3v电压源。

7、作为本方案的进一步优化，所述数字转换单元的vin引脚连接有前级信号处理模块，所述前级信号处理模块外接信号接收模块，所述信号接收模块用于采集一体机所得到的模拟量信号。

8、作为本方案的进一步优化，所述前级信号处理模块与所述数字转换单元之间还设置有模拟量调节模块，所述模拟量调节模块用于将进入所述数字转换单元所输入的模拟量范围，所述模拟量调节模块应用多级放大器实现输入所述数字转换单元信号的整合。

9、本发明的工作原理及有益效果为：

10、本申请应用于一体机，本申请前级连接有前级信号处理模块，用于接收输入进一体机的信息，外部输入的信息无法直接存储应用，需要经过数字转换单元，数字转换单元和前级信号处理模块之间可以设置有模拟量调节模块，用于将前级的模拟信号整合发送至住址转换单元，数字转换单元将模拟量信息转换为主控模块容易识别的数字信号，主控模块将数字转换单元传递的数字信息存储入存储模块。

技术特征：

1.一种一体机存储模块，其特征在于，包括数字转换单元、主控单元和存储单元，所述数字转换单元的输入为外接模拟量的总线，用于接受外部发送的模拟信息量，所述数字转换单元通讯连接所述主控单元，所述主控单元用于将所述数字转换单元的信息进行处理和分析，所述主控单元通讯连接所述存储单元，所述存储单元用于信息的存储以及为所述主控单元提供提取。

2.根据权利要求1所述的一种一体机存储模块，其特征在于，所述存储单元的si引脚连接所述主控单元的第13io口，所述存储单元的sck引脚连接所述主控单元的第15io口，所述存储单元的hold引脚接高电位，所述存储单元的vdd引脚提供供电，所述存储单元的vss引脚接地，所述存储单元的so引脚经过电阻r1接地，所述存储单元的ce引脚连接芯片u6的1y引脚所述芯片u6的2y引脚连接所述主控单元的第22io口，所述存储单元的wp引脚连接低电位。

3. 根据权利要求1所述的一种一体机存储模块，其特征在于，所述数字转换单元中db9引脚连接所述主控单元的第43io口，所述数字转换单元中db10引脚连接所述主控单元的in0/clk0引脚，所述数字转换单元中db11引脚连接所述主控单元的in1/clk1引脚，所述数字转换单元中avdd引脚连接3.3v电压源，所述数字转换单元中ref out引脚连接高阻态，所述数字转换单元中vin引脚外接模拟信号量，所述数字转换单元中convst引脚反向连接所述主控单元的第35io口，所述数字转换单元中busy引脚连接所述主控单元的in3/clk3引脚，所述数字转换单元中db0引脚连接所述主控单元的第33io口，所述数字转换单元中db1引脚连接所述主控单元的第43io口，所述数字转换单元中db2引脚连接所述主控单元的第30io口，所述数字转换单元中db3引脚连接所述主控单元的第28io口，所述数字转换单元中db4引脚连接所述主控单元的第7io口，所述数字转换单元中db5引脚连接所述主控单元的第8io口，所述数字转换单元中db6引脚连接所述主控单元的第63io口，所述数字转换单元中db7引脚连接所述主控单元的第53io口，所述数字转换单元中db8引脚连接所述主控单元的第42io口。

4.根据权利要求3所述的一种一体机存储模块，其特征在于，所述数字转换单元中agnd引脚连接电源地，所述数字转换单元中cs、rd和ps/fs引脚连接高电位，所述数字转换单元中dvdd引脚和vdeive引脚连接3.3v电压源。

5.根据权利要求1所述的一种一体机存储模块，其特征在于，所述数字转换单元的vin引脚连接有前级信号处理模块，所述前级信号处理模块外接信号接收模块，所述信号接收模块用于采集一体机所得到的模拟量信号。

6.根据权利要求5所述的一种一体机存储模块，其特征在于，所述前级信号处理模块与所述数字转换单元之间还设置有模拟量调节模块，所述模拟量调节模块用于将进入所述数字转换单元所输入的模拟量范围，所述模拟量调节模块应用多级放大器实现输入所述数字转换单元信号的整合。

技术总结本技术为一种一体机存储模块，涉及计算机存储技术领域，包括数字转换单元、主控单元和存储单元，所述数字转换单元的输入为外接模拟量的总线，用于接受外部发送的模拟信息量，所述数字转换单元通讯连接所述主控单元，所述主控单元用于将所述数字转换单元的信息进行处理和分析，所述主控单元通讯连接所述存储单元，所述存储单元用于信息的存储以及为所述主控单元提供提取，本申请应用于一体机，数字转换单元和前级信号处理模块之间可以设置有模拟量调节模块，用于将前级的模拟信号整合发送至住址转换单元，数字转换单元将模拟量信息转换为主控模块容易识别的数字信号，主控模块将数字转换单元传递的数字信息存储入存储模块。技术研发人员：周然,郭昂,孟莎莎受保护的技术使用者：中国大唐集团科学技术研究总院有限公司技术研发日：20231214技术公布日：2024/12/23