非易失性存储器装置的制作方法

本公开的各方面总体上涉及半导体集成电路，更具体地，涉及非易失性存储器装置和包括非易失性存储器装置的存储器封装件。

背景技术：

1、垂直存储器装置(也称为三维(3d)存储器装置)是包括在基底的表面上重复堆叠的多个存储器单元的存储器装置。这些存储器装置能够在相对小的结构内具有相对高的存储容量。例如，在垂直存储器装置中，沟道可以从基底的表面突出或垂直延伸，并且围绕垂直沟道的栅极线和绝缘层可以重复堆叠。

2、然而，因为存储器装置仍应包括用于驱动存储器单元阵列的外围电路以及用于将存储器单元阵列与外围电路电连接的布线结构，因此垂直存储器装置的尺寸的减小受到限制。因此，存在对具有高集成度和优异电特性的存储器装置的需求。

技术实现思路

1、本公开的一些方面提供了一种具有减小的尺寸和/或降低的制造成本的非易失性存储器装置。

2、本公开的一些方面提供了一种包括该非易失性存储器装置的存储器封装件。

3、根据一些示例实施例，非易失性存储器装置可以包括第一半导体层、第二半导体层和多个通过晶体管。第一半导体层包括在第一方向上延伸的多条字线和在与第一方向交叉的第二方向上延伸的多条位线，并且还包括第一基底和存储器单元阵列。存储器单元阵列位于第一基底上并且连接到多条字线和多条位线。第二半导体层相对于第一半导体层在与第一方向和第二方向两者垂直的第三方向上布置，并且包括第二基底和外围电路。外围电路位于第二基底上并且控制存储器单元阵列。多个通过晶体管连接到多条字线并且控制存储器单元阵列与外围电路之间的电连接。多个通过晶体管中的第一部分通过晶体管位于第一半导体层中，并且多个通过晶体管中的第二部分通过晶体管位于第二半导体层中。

4、根据一些示例实施例，非易失性存储器装置包括第一半导体层、第二半导体层、第三半导体层和多个通过晶体管。第一半导体层包括在第一方向上延伸的多条字线和在与第一方向交叉的第二方向上延伸的多条位线，并且还包括第一基底和存储器单元阵列。存储器单元阵列位于第一基底上并且连接到多条字线和多条位线。第二半导体层相对于第一半导体层在与第一方向和第二方向两者垂直的第三方向上布置，并且包括第二基底和第一外围电路。第一外围电路位于第二基底上并且控制存储器单元阵列。第三半导体层相对于第一半导体层在第三方向上布置，并且包括第三基底和第二外围电路。第二外围电路位于第三基底上并且控制存储器单元阵列。多个通过晶体管连接到多条字线并且控制存储器单元阵列与第一外围电路和第二外围电路之间的电连接。多个通过晶体管中的第一部分通过晶体管位于第二半导体层中，并且多个通过晶体管中的第二部分通过晶体管位于第三半导体层中。

5、根据示例实施例，存储器封装件包括基体基底和堆叠在基体基底上的多个存储器芯片。多个存储器芯片中的每个包括第一半导体层、第二半导体层和多个通过晶体管。第一半导体层包括在第一方向上延伸的多条字线和在与第一方向交叉的第二方向上延伸的多条位线，并且还包括第一基底和存储器单元阵列。存储器单元阵列位于第一基底上并且连接到多条字线和多条位线。第二半导体层相对于第一半导体层在与第一方向和第二方向两者垂直的第三方向上布置，并且包括第二基底和外围电路。外围电路位于第二基底上并且控制存储器单元阵列。多个通过晶体管连接到多条字线并且控制存储器单元阵列与外围电路之间的电连接。多个通过晶体管中的第一部分通过晶体管位于第一半导体层中，并且多个通过晶体管中的第二部分通过晶体管位于第二半导体层中。

6、根据一些示例实施例，非易失性存储器装置包括第一半导体层、第二半导体、多个通过晶体管和多个驱动器。第一半导体层包括在第一方向上延伸的多条字线和在与第一方向交叉的第二方向上延伸的多条位线，并且还包括第一基底和存储器单元阵列。存储器单元阵列位于第一基底上并且连接到多条字线和多条位线。第二半导体层相对于第一半导体层在与第一方向和第二方向两者垂直的第三方向上布置，并且包括第二基底和外围电路。外围电路位于第二基底上并且控制存储器单元阵列。多个通过晶体管连接到多条字线并且控制存储器单元阵列与外围电路之间的电连接。多个驱动器控制多个通过晶体管的开关操作。存储器单元阵列包括核心区域和延伸区域。核心区域包括多个存储器单元。延伸区域与核心区域的第一侧相邻，并且包括用于多条字线与多个通过晶体管之间的电连接的多个字线接触件。多条字线包括第一字线和第二字线。多个通过晶体管包括连接到第一字线的第一通过晶体管和连接到第二字线的第二通过晶体管。多个驱动器包括控制第一通过晶体管的开关操作的第一驱动器和控制第二通过晶体管的开关操作的第二驱动器。多个字线接触件包括将第一字线与第一通过晶体管电连接的第一字线接触件以及将第二字线与第二通过晶体管电连接的第二字线接触件。第一通过晶体管和第一驱动器位于第一半导体层的第一基底中，并且第二通过晶体管和第二驱动器位于第二半导体层的第二基底中。第一字线接触件和第二字线接触件位于第一半导体层的延伸区域中。

7、在根据示例实施例的非易失性存储器装置和存储器封装件中，可以采用其中外围电路和存储器单元阵列堆叠的bvnand结构，因此非易失性存储器装置可以具有相对小的尺寸。

8、另外，用于控制存储器单元阵列与外围电路之间的电连接的通过晶体管可以在不同的半导体层中分离和/或分布。因此，可以减小一个半导体层内的放置通过晶体管的面积，并且可以降低用于将通过晶体管与字线连接的布线复杂度。因此，可以减小电路面积，可以降低制造成本，从而可以高效率地制造非易失性存储器装置。

技术特征：

1.一种非易失性存储器装置，所述非易失性存储器装置包括：

2.根据权利要求1所述的非易失性存储器装置，

3.根据权利要求2所述的非易失性存储器装置，

4.根据权利要求3所述的非易失性存储器装置，其中，第一字线接触件和第二字线接触件在第三方向上彼此对准。

5.根据权利要求3所述的非易失性存储器装置，

6.根据权利要求2所述的非易失性存储器装置，所述非易失性存储器装置还包括：

7.根据权利要求2所述的非易失性存储器装置，

8.根据权利要求1所述的非易失性存储器装置，

9.根据权利要求8所述的非易失性存储器装置，其中，在第一字线之中，奇数字线和偶数字线中的一者被设定为第一字线组，并且奇数字线和偶数字线中的另一者被设定为第二字线组。

10.根据权利要求8所述的非易失性存储器装置，其中，在第一字线之中，在第三方向上顺序地堆叠的k条第一-第一字线被设定为第一字线组，并且与k条第一-第一字线相邻且在第三方向上顺序地堆叠的k条第一-第二字线被设定为第二字线组，其中，k是大于或等于2的正整数。

11.根据权利要求8所述的非易失性存储器装置，

12.根据权利要求11所述的非易失性存储器装置，

13.根据权利要求11所述的非易失性存储器装置，

14.根据权利要求13所述的非易失性存储器装置，其中，第一字线接触件组、第二字线接触件组、第三字线接触件组和第四字线接触件组沿着第一方向交替地布置。

15.根据权利要求13所述的非易失性存储器装置，

16.根据权利要求15所述的非易失性存储器装置，

17.根据权利要求1所述的非易失性存储器装置，其中，所述多个通过晶体管中的位于第一半导体层中的第一部分通过晶体管和所述多个通过晶体管中的位于第二半导体层中的第二部分通过晶体管具有不同的宽度和/或不同的长度。

18.根据权利要求1所述的非易失性存储器装置，所述非易失性存储器装置还包括：

19.一种非易失性存储器装置，所述非易失性存储器装置包括：

20.一种非易失性存储器装置，所述非易失性存储器装置包括：

技术总结提供了一种非易失性存储器装置。所述非易失性存储器装置包括第一半导体层和第二半导体层以及通过晶体管。第一半导体层包括在第一方向上延伸的字线和在第二方向上延伸的位线，并且还包括第一基底和存储器单元阵列。存储器单元阵列位于第一基底上并且连接到字线和位线。第二半导体层相对于第一半导体层在第三方向上布置，并且包括第二基底和外围电路。外围电路位于第二基底上并且控制存储器单元阵列。通过晶体管连接到字线并且控制存储器单元阵列与外围电路之间的电连接。通过晶体管中的第一部分通过晶体管位于第一半导体层中，并且通过晶体管中的第二部分通过晶体管位于第二半导体层中。技术研发人员：金敏洙,全哄秀受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2025/1/6