一种内存训练方法、内存控制器、处理器及电子设备与流程

本技术属于电子电路领域，具体涉及一种内存训练方法、内存控制器、处理器及电子设备。

背景技术：

1、电子设备大多集成有处理器和内存芯片。处理器和内存芯片需要内存控制器驱动，内存控制器与内存芯片之间通过内存总线连接。数据信号线dq传输数据信号，dq是双倍速率同步动态随机存储(double data rate synchronous dynamic random accessmemory，ddr sdram)协议里面定义的数据信号的简称。时序信号线dqs可以传输数据选通脉冲信号，dqs是ddr协议里面定义的数据选通脉冲信号的简称。

2、内存控制器在访问内存芯片数据的过程中通过dq和dqs传输数据。在内存控制器向内存芯片写入数据的过程中，内存控制器可以向内存芯片发送dq和dqs，该dq可以承载内存控制器所要写入内存芯片的数据，该dqs可以触发内存芯片识别上述dq的电平状态，进而可以将dq中承载的数据写入内存芯片。反之，在内存控制器读取内存芯片数据的过程中，内存芯片将数据从dq发送到内存控制器，内存控制器根据dqs采集dq数据。

3、根据dq和dqs的工作原理可见，内存控制器和内存芯片之间数据传输的准确性，依赖于dq与dqs之间的相对时序位置对齐，即相对于dqs，dq具有足够的时序裕量的情况下，才能使dq的接收端具有较低的误码率，从而保证数据传输的准确性。而电压、温度、频率都可能导致dq和dqs相位发生变化，如何使dq相对于dqs有足够的时序裕量，以提高数据传输的准确性，成为了行业的焦点。

技术实现思路

1、鉴于此，本技术的目的在于提供一种内存训练方法、内存控制器、处理器及电子设备，以提高存控制器与内存芯片之间数据传输的准确性。

2、本技术的实施例是这样实现的：

3、第一方面，本技术实施例提供了一种内存训练方法，应用于内存控制器，所述方法包括：获取初始传输延时范围；其中，所述初始传输延时范围为理论正确传输dq数据的传输延时范围；基于所述初始传输延时范围调节dqs时序信号或dq数据信号的传输延时，从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，其中，所述dqs时序信号、所述dq数据信号为所述内存控制器与内存芯片之间的交互信号；所述目标传输延时范围小于等于所述初始传输延时范围，所述目标传输延时范围为所述dq数据信号与所述dqs时序信号的相对时序裕量。

4、在上述实施例中，通过内存训练，确保dq数据信号与dqs时序信号有足够的相对时序裕量，以提高存控制器与内存芯片之间数据传输的准确性，同时，由于事先给出了能够调节的最大传输延时范围(即初始传输延时范围)，使得在调节时，仅在该初始传输延时范围内调节dqs时序信号或dq数据信号的传输延时，而不会超过该初始传输延时范围，这样可以减少不必要的调节过程，从而可以快速从初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，有利于提高内存训练的效率。

5、结合第一方面实施例的一种可能的实施方式，从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，包括：利用二分法从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围。

6、在上述实施例中，利用二分法从初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，这样可以不用遍历初始传输延时范围内的每一个值，即可快速确定出实际正确传输dq数据的目标传输延时范围，有利于提高内存训练的效率。

7、结合第一方面实施例的一种可能的实施方式，利用二分法从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，包括：将所述初始传输延时范围从中间位置一分为二分为第一区间和第二区间，其中，所述第一区间、所述第二区间均不包含所述初始传输延时范围的中间值；判断所述第一区间是否包括正确传输dq数据的第一传输延时范围；若所述第一区间不包含正确传输dq数据的第一传输延时范围，从所述第二区间确定出正确传输dq数据的目标传输延时范围。

8、在上述实施例中，先将初始传输延时范围分为第一区间和第二区间，之后判断第一区间是否包括正确传输dq数据的第一传输延时范围，如果不包括，再从第二区间确定出正确传输dq数据的目标传输延时范围，这样可以快速确定出实际正确传输dq数据的目标传输延时范围。

9、结合第一方面实施例的一种可能的实施方式，若所述第一区间包括正确传输dq数据的第一传输延时范围，所述方法还包括：判断所述初始传输延时范围的中间值能否正确传输dq数据；若所述初始传输延时范围的中间值不能正确传输dq数据，确定所述第一传输延时范围为所述目标传输延时范围。

10、在上述实施例中，在第一区间包含正确传输dq数据的第一传输延时范围时，如果初始传输延时范围的中间值不能正确传输dq数据时，表明有效区间在该中间值的左侧或右侧，同时又能从第一区间确定出正确传输dq数据的第一传输延时范围，因此，可以判断第二区间不能正确传输dq数据，从而可以确定第一传输延时范围即为所需的目标传输延时范围，由于减少了对第二区间的遍历，因此，可以提高内存训练的效率。

11、结合第一方面实施例的一种可能的实施方式，若所述初始传输延时范围的中间值能正确传输dq数据，所述方法还包括：从所述第二区间确定出正确传输dq数据的第二传输延时范围；根据所述第一传输延时范围、所述初始传输延时范围的中间值、所述第二传输延时范围，确定所述目标传输延时范围。

12、在上述实施例中，在初始传输延时范围的中间值能正确传输dq数据时，表明有效区间在该中间值的左右侧，因此，还需要从第二区间确定出正确传输dq数据的第二传输延时范围，之后再根据第一传输延时范围、初始传输延时范围的中间值、第二传输延时范围，确定目标传输延时范围，这样可以保证目标传输延时范围的准确性以及完整性，从而保证dq数据信号与dqs时序信号有足够的相对时序裕量。

13、结合第一方面实施例的一种可能的实施方式，利用二分法从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，包括：将所述初始传输延时范围从中间位置一分为二，分为第一区间和第二区间，其中，所述第一区间、所述第二区间均不包含所述初始传输延时范围的中间值；判断所述初始传输延时范围的中间值能否正确传输dq数据；若所述初始传输延时范围的中间值能正确传输dq数据，分别从所述第一区间、所述第二区间确定出正确传输dq数据的第一传输延时范围、第二传输延时范围；根据所述第一传输延时范围、所述初始传输延时范围的中间值、所述第二传输延时范围，确定所述目标传输延时范围。

14、在上述实施例中，先判断初始传输延时范围的中间值能否正确传输dq数据，从而可以确定有效区间在该中间值的左右侧，还是在该中间值的左侧或右侧，在初始传输延时范围的中间值能正确传输dq数据时，表明有效区间在该中间值的左右侧，因此需要分别从第一区间、第二区间确定出正确传输dq数据的第一传输延时范围、第二传输延时范围，之后再根据第一传输延时范围、初始传输延时范围的中间值、第二传输延时范围，确定目标传输延时范围，这样可以保证目标传输延时范围的准确性以及完整性，从而保证dq数据信号与dqs时序信号有足够的相对时序裕量。

15、结合第一方面实施例的一种可能的实施方式，若所述初始传输延时范围的中间值不能正确传输dq数据，所述方法还包括：若所述第一区间包括正确传输dq数据的第一传输延时范围，确定所述第一传输延时范围为所述目标传输延时范围；若所述第一区间不包括正确传输dq数据的第一传输延时范围，从所述第二区间确定出正确传输dq数据的目标传输延时范围。

16、在上述实施例中，如果初始传输延时范围的中间值不能正确传输dq数据时，表明有效区间在该中间值的左侧或右侧，之后判断第一区间是否包括正确传输dq数据的第一传输延时范围，在第一区间包括正确传输dq数据的第一传输延时范围时，直接确定第一传输延时范围为目标传输延时范围；在第一区间不包括正确传输dq数据的第一传输延时范围时，再从第二区间确定出正确传输dq数据的目标传输延时范围，这样可以快速确定出所需的目标传输延时范围。

17、结合第一方面实施例的一种可能的实施方式，分别从所述第一区间、所述第二区间确定出正确传输dq数据的第一传输延时范围、第二传输延时范围，包括：分别利用二分法从所述第一区间、所述第二区间确定出正确传输dq数据的第一传输延时范围、第二传输延时范围。

18、在上述实施例中，分别利用二分法从第一区间、第二区间确定出正确传输dq数据的第一传输延时范围、第二传输延时范围，这样有利于进一步提高内存训练效率。

19、第二方面，本技术实施例还提供了一种内存控制器，包括：延时调节模块以及控制模块；延时调节模块，用于调节dqs时序信号或dq数据信号的传输延时，其中，所述dqs时序信号、所述dq数据信号为所述内存控制器与内存芯片之间的交互信号；控制模块，用于获取初始传输延时范围；其中，所述初始传输延时范围为理论正确传输dq数据的传输延时范围；并控制所述延时调节模块基于所述初始传输延时范围调节dqs时序信号或dq数据信号的传输延时，从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围，其中，所述目标传输延时范围小于等于所述初始传输延时范围，所述目标传输延时范围为所述dq数据信号与所述dqs时序信号的相对时序裕量。

20、结合第二方面实施例的一种可能的实施方式，所述控制模块具体用于：利用二分法从所述初始传输延时范围内确定出实际正确传输dq数据的目标传输延时范围。

21、结合第二方面实施例的一种可能的实施方式，所述控制模块具体用于：将所述初始传输延时范围从中间位置一分为二，分为第一区间和第二区间，其中，所述第一区间、所述第二区间均不包含所述初始传输延时范围的中间值；判断所述第一区间是否包括正确传输dq数据的第一传输延时范围；若所述第一区间不包括正确传输dq数据的第一传输延时范围，从所述第二区间确定出正确传输dq数据的目标传输延时范围。

22、结合第二方面实施例的一种可能的实施方式，若所述第一区间包括正确传输dq数据的第一传输延时范围，所述控制模块具体用于：判断所述初始传输延时范围的中间值能否正确传输dq数据；若所述初始传输延时范围的中间值不能正确传输dq数据，确定所述第一传输延时范围为所述目标传输延时范围；若所述初始传输延时范围的中间值能正确传输dq数据，从所述第二区间确定出正确传输dq数据的第二传输延时范围；根据所述第一传输延时范围、所述初始传输延时范围的中间值、所述第二传输延时范围，确定所述目标传输延时范围。

23、结合第二方面实施例的一种可能的实施方式，所述控制模块具体用于：将所述初始传输延时范围从中间位置一分为二分为第一区间和第二区间，其中，所述第一区间、所述第二区间均不包含所述初始传输延时范围的中间值；判断所述初始传输延时范围的中间值能否正确传输dq数据；若所述初始传输延时范围的中间值能正确传输dq数据，分别从所述第一区间、所述第二区间确定出正确传输dq数据的第一传输延时范围、第二传输延时范围；根据所述第一传输延时范围、所述初始传输延时范围的中间值、所述第二传输延时范围，确定所述目标传输延时范围。

24、结合第二方面实施例的一种可能的实施方式，若所述初始传输延时范围的中间值不能正确传输dq数据，所述控制模块具体用于：若所述第一区间包括正确传输dq数据的第一传输延时范围，确定所述第一传输延时范围为所述目标传输延时范围；若所述第一区间不包括正确传输dq数据的第一传输延时范围，从所述第二区间确定出正确传输dq数据的目标传输延时范围。

25、第三方面，本技术实施例还提供了一种处理器，包括：处理器核和如上述第二方面实施例和/或结合上述第二方面实施例的任一种可能的实施方式提供的内存控制器；所述处理器核，用于向所述内存控制器发送训练指令；所述内存控制器，用于响应所述训练指令执行内存训练。

26、第四方面，本技术实施例还提供了一种电子设备，包括：内存芯片和如上述第三方面实施例提供的处理器，所述内存芯片与所述处理器中的内存控制器连接。

27、第五方面，本技术实施例还提供了一种电子设备，包括：处理器、内存芯片和如上述第二方面实施例和/或结合上述第二方面实施例的任一种可能的实施方式提供的内存控制器，所述内存控制器分别与所述处理器和所述内存芯片连接；所述处理器，用于向所述内存控制器发送训练指令；所述内存控制器，用于响应所述训练指令执行内存训练。

28、本技术的其他特征和优点将在随后的说明书阐述。本技术的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。