用于背侧信号线集成的自对准背侧栅极触点的制作方法

背景技术：

1、本发明总体上涉及电气、电子和计算机领域，并且更具体地，涉及集成电路(ic)中的信号线。

2、在集成电路技术中，芯片的电力输送网络向有源设备提供电力和参考电压；电力输送网络与信号网络分离。传统上，通过后端线(beol)处理在晶片的前侧上制造电力输送和信号网络两者。已经提出了各种提议以在硅晶片的背侧上提供功率分布，潜在地允许例如直接功率输送、增强的系统性能、增加的芯片面积利用率以及降低的beol复杂性。

3、迄今为止，在芯片背侧提供附加网络仅限于电源而不是信号。

技术实现思路

1、本发明的原理提供了用于背侧信号线集成的自对准背侧栅极触点的技术。在一个方面，示例性半导体结构包括：背侧功率轨；背侧信号线；前侧信号线；第一源极-漏极区；第二源极-漏极区；至少一个通道，所述至少一个通道联接所述第一源极-漏极区和所述第二源极-漏极区；与所述至少一个通道相邻的栅极；从所述前侧信号线到所述第一源极-漏极区的前侧信号连接；从所述背侧功率轨到所述第二源极-漏极区的功率连接；以及从栅极到背侧信号线的背侧栅极触点。

2、在另一方面中，一种示范性半导体阵列结构包括：衬底；位于所述衬底上的多个场效应晶体管，每个场效应晶体管包括第一源极-漏极区、第二源极-漏极区、联接所述第一源极-漏极区和所述第二源极-漏极区的至少一个通道、以及栅极，所述栅极具有栅极长度并且与所述至少一个通道相邻，所述多个场效应晶体管被布置成行；在所述多个场效应晶体管的前侧上的多个前侧信号线；在所述多个场效应晶体管的背侧上的多个背侧功率轨；以及在所述多个场效应晶体管的背侧上的多个背侧信号导线。多个前侧信号连接从所述多个前侧信号线延伸到所述第一源极-漏极区；多个功率连接从所述背侧功率轨延伸到所述第二源极-漏极区；并且多个背侧栅极触点连接从背侧信号导线延伸到栅极。背侧栅极触点连接各自具有大于栅极长度的底部尺寸。

3、在另一方面，硬件描述语言(hdl)设计结构被编码在机器可读数据存储介质上，并且hdl设计结构包括当在计算机辅助设计系统中处理时生成设备/电路的机器可执行表示的元件。hdl设计结构包括如刚刚描述的半导体结构或半导体阵列结构。

4、在又一方面，一种形成半导体结构的示例性方法包括：在衬底上的纳米片堆叠中限定n型有源区和p型有源区，并且在有源区之间形成浅沟槽隔离(sti)区；在所述n型有源区和所述p型有源区之间的空间中在所述浅沟槽隔离(sti)区中形成背侧栅极触点通孔；形成虚设栅极和栅极间隔件，使得用虚设栅极的虚设栅极材料填充背侧栅极触点通孔的底部部分；去除所述虚设栅极并形成替换高k金属栅极，使得所述背侧栅极触点通孔填充有与所述栅极的底部相邻的所述高k金属栅极的高k金属栅极材料，以获得所得结构；在所述所得结构的与衬底相对的前侧上，形成线路布线的后端；以及形成连接到背侧栅极触点通孔中的高k金属栅极材料的背侧信号线。

5、在又一方面，形成半导体结构的另一示例性方法包括：在衬底上的纳米片堆叠中限定n型有源区和p型有源区，并且在有源区之间形成浅沟槽隔离(sti)区；在所述n型有源区和所述p型有源区之间的空间中在所述浅沟槽隔离(sti)区中形成背侧栅极触点通孔；用牺牲背侧栅极触点材料填充所述背侧栅极触点通孔并使所述牺牲背侧栅极触点材料凹陷；形成虚设栅极和栅极间隔件，使得背侧栅极触点通孔的底部部分填充有与虚设栅极的虚设栅极材料接触的牺牲背侧栅极触点材料；去除虚设栅极并形成替换高k金属栅极，使得背侧栅极触点通孔的底部部分填充有与高k金属栅极的高k金属栅极材料接触的牺牲背侧栅极触点材料，以获得所得结构；在所述所得结构的与衬底相对的前侧上，形成线路布线的后端；去除所述牺牲背侧栅极触点材料以形成空隙；以及形成通过空隙连接到高k金属栅极材料的背侧信号线。

6、如本文所使用的，“促进”动作包括执行动作、使动作更容易、帮助执行动作或使动作被执行。因此，作为示例而非限制，在处理器上执行的指令可以通过发送适当的数据或命令来促进由半导体制造设备执行的动作，以使得或辅助动作被执行。在动作者通过除了执行动作之外的动作来促进动作的情况下，动作仍然由某个实体或实体的组合来执行。

7、如本文所公开的技术可以提供实质上有益的技术效果。一些实施例可不具有这些潜在优点，并且这些潜在优点不一定是所有实施例都需要的。仅作为示例而非限制，一个或多个实施例可以提供以下中的一个或多个：

8、■集成电路的增强系统性能

9、■集成电路的增加的芯片面积利用率

10、集成电路的beol复杂度降低

11、这些和其他特征和优点将从其说明性实施例的以下详细描述中变得显而易见，其将结合附图来阅读。

技术特征：

1.一种半导体结构，包括：

2.根据权利要求1所述的半导体设备，其中所述栅极具有长度，并且其中所述背侧栅极触点具有大于所述栅极长度的底部尺寸。

3.根据权利要求2所述的半导体设备，其中所述栅极包括高k金属栅极，并且其中所述背侧栅极触点包括所述高k金属栅极的t形部分。

4.根据权利要求2所述的半导体设备，其中所述背侧信号线包括背侧时钟信号线，并且其中所述背侧栅极触点包括所述背侧时钟信号线的朝向所述栅极延伸的部分。

5.一种半导体阵列结构，其包括：

6.根据权利要求5所述的半导体阵列结构，其中所述多个场效应晶体管的栅极包括高k金属栅极，并且其中所述多个背侧栅极触点连接包括所述高k金属栅极的t形部分。

7.根据权利要求5所述的半导体阵列结构，其中所述背侧信号导线包括背侧时钟信号导线，并且其中所述多个背侧栅极触点连接包括所述背侧时钟信号导线的朝向所述栅极延伸的部分。

8.根据权利要求7所述的半导体阵列结构，其中所述行的第一相邻对是n型，且所述行的第二相邻对是p型。

9.根据权利要求8所述的半导体阵列结构，其中所述背侧时钟信号导线位于所述n型行和所述p型行中的对应行之间。

10.根据权利要求9所述的半导体阵列结构，其中所述背侧功率连接和背侧功率轨位于所述n型行的对之间和所述p型行的对之间。

11.根据权利要求5所述的半导体阵列结构，其中：

12.根据权利要求5所述的半导体阵列结构，其进一步包括：

13.一种形成半导体结构的方法，包括：

14.根据权利要求13所述的方法，还包括：

15.根据权利要求14所述的方法，还包括形成前侧信号连接，所述前侧信号连接连接到所述p型源极漏极区中的所述第一对应p型源极漏极区和所述n型源极漏极区中的所述第一对应n型源极漏极区。

16.一种形成半导体结构的方法，包括：

17.根据权利要求16所述的方法，还包括：

18.根据权利要求17所述的方法，还包括形成前侧信号连接，所述前侧信号连接连接到所述p型源极漏极区中的所述第一对应p型源极漏极区和所述n型源极漏极区中的所述第一对应n型源极漏极区。

19.一种编码在机器可读数据存储介质上的硬件描述语言(hdl)设计结构，所述hdl设计结构包括当在计算机辅助设计系统中被处理时生成半导体阵列结构的机器可执行表示的元件，其中所述hdl设计结构包括：

20.根据权利要求19所述的设计结构，其中所述多个场效应晶体管的栅极包括高k金属栅极，并且其中所述多个背侧栅极触点连接包括所述高k金属栅极的t形部分。

21.根据权利要求19所述的设计结构，其中所述背侧信号导线包括背侧时钟信号导线，其中所述多个背侧栅极触点连接包括所述背侧时钟信号导线的朝向所述栅极延伸的部分，并且其中所述行的第一相邻对是n型的，并且所述行的第二相邻对是p型的。

22.根据权利要求21所述的设计结构，其中所述背侧时钟信号导线位于所述n型行和所述p型行中的对应行之间。

23.根据权利要求22所述的设计结构，其中所述背侧功率连接和背侧功率轨位于所述n型行的对之间和所述p型行的对之间。

24.根据权利要求19所述的设计结构，其中：

25.根据权利要求19所述的设计结构，其进一步包括：

技术总结一种半导体阵列结构包括：衬底；多个场效应晶体管FET，其被布置成行并且位于所述衬底上，每个FET包括第一源极‑漏极区、第二源极‑漏极区、联接所述源极‑漏极区的至少一个通道、以及与所述至少一个通道相邻的栅极。多个前侧信号线在所述FET的前侧上；多个背侧功率轨在所述FET的背侧上；多个背侧信号导线位于背侧上。前侧信号连接从所述前侧信号导线延伸到所述第一源极‑漏极区；功率连接从所述背侧功率轨延伸到所述第二源极‑漏极区；并且背侧栅极触点连接从背侧信号导线延伸到栅极。背侧栅极触点连接各自具有大于栅极长度的底部尺寸。技术研发人员：谢瑞龙,R·维加,D·沃尔珀特,崔起植受保护的技术使用者：国际商业机器公司技术研发日：技术公布日：2025/1/13