级电路的制作方法

公开涉及一种级电路。

背景技术：

1、显示装置包括用于向数据线供应数据信号的数据驱动器、用于向扫描线供应扫描信号的扫描驱动器、用于向发射控制线供应发射控制信号的发射驱动器以及定位为分别与数据线中的对应数据线、扫描线中的对应扫描线和发射控制线中的对应发射控制线相连接的像素。

2、扫描驱动器包括生成扫描信号的级。级可以包括多个晶体管和电容器，并且可以通过基于多个时钟信号对输入信号进行移位来生成输出信号。

技术实现思路

1、公开的特征在于提供一种由n型晶体管构造并且能够确保可靠性的级电路。

2、公开的另一特征在于提供一种能够使无效空间最小化的级电路。

3、在公开的实施例中，级电路包括：输入单元，连接到接收栅极起始脉冲或前一级进位信号的第一输入端子，以控制第一节点的电压；第一输出单元，连接到时钟信号被输入到的第四输入端子，并且响应于所述第一节点的电压和第二节点的电压将扫描信号供应给第一输出端子；第二输出单元，连接到第二进位时钟信号被输入到的第三输入端子，并且响应于所述第一节点的电压和所述第二节点的电压将进位信号供应给第二输出端子；第一控制单元，连接到第一电力被输入到的第一电力输入端子，并且控制第三节点的电压；第二控制单元，连接到第二电力被输入到的第二电力输入端子，并且控制所述第三节点的电压；以及第一驱动单元，响应于所述第三节点的电压来控制所述第二节点与所述第一电力输入端子之间的电连接。所述第一驱动单元在所述第二电力的电压通过所述第二控制单元被供应到所述第三节点时切断所述第二节点与所述第一电力输入端子之间的电连接，并且在所述第一电力的电压被供应到所述第三节点时将所述第二节点与所述第一电力输入端子电连接。

4、在实施例中，所述第一驱动单元包括第十一晶体管，所述第十一晶体管连接在所述第一电力输入端子与所述第二节点之间并且包括连接到所述第三节点的栅电极和背栅电极。

5、在实施例中，所述第一控制单元包括第十晶体管，所述第十晶体管连接在所述第一电力输入端子与所述第三节点之间并且包括连接到所述第一电力输入端子的栅电极和背栅电极。

6、在实施例中，第十晶体管通过串联连接多个晶体管来构造。

7、在实施例中，所述第二控制单元包括第十二晶体管，所述第十二晶体管连接在所述第二电力输入端子与所述第三节点之间并且包括连接到所述第一节点的栅电极和背栅电极。

8、在实施例中，级电路还包括：第二驱动单元，连接到第三电力被输入到的第三电力输入端子，并且响应于所述第一节点的电压来控制所述第二节点的电压；第三驱动单元，响应于所述第二节点的电压和所述第一节点的电压来控制所述第二输出端子的电压；复位单元，连接到所述第一节点、所述第三电力输入端子和复位信号被输入到的第五输入端子，并且在所述复位信号被供应给所述第五输入端子时将所述第三电力的电压供应给所述第一节点；以及第四驱动单元，连接到所述第一电力输入端子，经由第四节点连接到所述输入单元和所述复位单元，并且响应于所述第一节点的电压来控制所述第四节点的电压。

9、在实施例中，所述输入单元连接到第一进位时钟信号被输入到的第二输入端子，所述输入单元包括第1-1晶体管和第1-2晶体管，所述第1-1晶体管和所述第1-2晶体管串联连接在所述第一输入端子与所述第一节点之间并且包括连接到所述第二输入端子的栅电极，并且所述第1-1晶体管与所述第1-2晶体管之间的公共节点连接到所述第四节点。

10、在实施例中，所述输入单元包括第1-1晶体管和第1-2晶体管，所述第1-1晶体管和所述第1-2晶体管串联连接在所述第一输入端子与所述第一节点之间并且包括连接到所述第一输入端子的栅电极，并且所述第1-1晶体管与所述第1-2晶体管之间的公共节点连接到所述第四节点。

11、在实施例中，所述第二驱动单元包括第十三晶体管，所述第十三晶体管连接在所述第二节点与所述第三电力输入端子之间并且包括连接到所述第一节点的栅电极和背栅电极。

12、在实施例中，所述第三驱动单元包括第五晶体管，所述第五晶体管连接在所述第一节点与所述第二输出端子之间并且包括连接到所述第二节点的栅电极。

13、在实施例中，所述第三驱动单元还包括第四晶体管，所述第四晶体管连接在所述第五晶体管与所述第一节点之间并且包括连接到所述第三输入端子的栅电极。

14、在实施例中，所述第四驱动单元包括多个第三晶体管，所述多个第三晶体管串联连接在所述第一电力输入端子与所述第四节点之间并且包括连接到所述第一节点的栅电极和背栅电极。

15、在实施例中，所述复位单元包括串联连接在所述第一节点与所述第三电力输入端子之间的第2-1晶体管和第2-2晶体管，所述第2-1晶体管的栅电极和所述第2-2晶体管的栅电极连接到所述第五输入端子，并且所述第2-1晶体管与所述第2-2晶体管之间的公共节点连接到所述第四节点。

16、在实施例中，所述第2-1晶体管和所述第2-2晶体管还包括背栅电极，并且所述背栅电极连接到所述第五输入端子。

17、在实施例中，所述第2-2晶体管还包括背栅电极，并且所述背栅电极连接到所述第三电力输入端子。

18、在实施例中，所述级电路还包括：第五驱动单元，响应于供应给第二输入端子的下一级电路的进位信号来控制所述第二节点与所述第三电力输入端子之间的电连接。

19、在实施例中，所述第五驱动单元包括第14-1晶体管和第14-2晶体管，所述第14-1晶体管和所述第14-2晶体管连接在所述第二节点与所述第三电力输入端子之间并且包括连接到所述第二输入端子的栅电极，并且所述第14-1晶体管与所述第14-2晶体管之间的公共节点连接到所述第四节点。

20、在实施例中，第一电力被设定为比第二电力的电压值和第三电力的电压值高的电压值，并且第二电力和第三电力被设定为相同的电压值。

21、在实施例中，第一电力被设定为比第二电力的电压值和第三电力的电压值高的电压值，并且第二电力被设定为比第三电力的电压值高的电压值。

22、在实施例中，级电路还包括连接在第一节点与第二输出端子之间的第一电容器。

23、在实施例中，所述级电路还包括连接在所述第二节点与所述第三节点之间的第二电容器。

24、在实施例中，所述第一输出单元包括：第八晶体管，连接在所述第四输入端子与所述第一输出端子之间，并且包括连接到所述第一节点的栅电极和背栅电极；以及第九晶体管，连接在所述第一输出端子与所述第二电力输入端子之间，并且包括连接到所述第二节点的栅电极。

25、在实施例中，所述第九晶体管包括连接到所述第二电力输入端子的背栅电极。

26、在实施例中，所述第二输出单元包括：第六晶体管，连接在所述第三输入端子与所述第二输出端子之间，并且包括连接到所述第一节点的栅电极和背栅电极；以及第七晶体管，连接在所述第二输出端子与所述第三电力输入端子之间，并且包括连接到所述第二节点的栅电极。

27、在实施例中，所述第七晶体管包括连接到所述第三电力输入端子的背栅电极。

28、公开的目的不限于上述目的，并且本领域技术人员通过以下描述将清楚地理解未描述的其他技术目的。

29、公开的实施例中的级电路在需要相对高的迁移率的地方使用栅极同步晶体管，并且在需要可靠性的地方使用源极同步晶体管和/或单栅极晶体管。在这种情况下，可以在使无效空间最小化的同时确保可靠性。

30、然而，公开的效果不限于上述效果，并且可以在不脱离公开的精神和范围的情况下在一定范围内进行各种扩展。